Verilog HDL数字系统设计及实践

本书介绍硬件描述语言verilog hdl及电路设计方法，共11章，主要内容包括： verilog层次化设计、verilog基本语法、verilog行为描述、组合逻辑建模、时序逻辑建模、为级仿真模型建模、各层次verilog描述形式与电路建模、任务和函数、编译预处理、verilog设计与综合中的陷阱、异步设计与同步设计的时序分析。本书配套实验，提供电子课件和习题参考答案。 本书可作为高等学校电子信息类相关课程的教材，也可供相关工程技术人员学习参考。