基于Verilog HDL的数字系统设计快速入门电子书

前言

第1章 可编程逻辑器件基础

1.1 可编程逻辑器件

1.2 Altera公司的CPLD产品

1.3 Altera公司的典型FPGA产品

1.4 FPGA的工艺结构

1.5 FPGA技术的发展方向

1.6 FPGA芯片的应用

1.7 FPGA的设计流程

1.8 FPGA的设计开发工具

1.9 Quartus Ⅱ软件简介

1.10 FPGA硬件最小系统

1.11 FPGA的硬件设计技巧

1.12 FPGA的硬件调试方法

第2章 Quartus Ⅱ基本设计操作

2.1 Quarters Ⅱ基本设计流程

2.2 Quarturs Ⅱ工程创建

2.3 Quartus Ⅱ设计输入

2.4 Quartus Ⅱ编译项目

2.5 Quartus Ⅱ设计文件的仿真

2.6 Quartus Ⅱ引脚分配与器件编译

2.7 Quartus Ⅱ器件编程

2.8 Quartus Ⅱ固化程序到外部存储器

2.9 Quartus Ⅱ其他操作

第3章 Quartus Ⅱ软件进阶设计

3.1 Quartus Ⅱ参数化宏功能模块及其使用方法

3.2 SignalTap Ⅱ在线逻辑分析仪的使用方法

3.2.1 SignalTap Ⅱ介绍

3.2.2 使用SignalTap Ⅱ操作流程

3.2.3 SignalTap Ⅱ逻辑分析仪的使用

3.3 典型实例：正弦波发生器及SignalTap Ⅱ的使用

第4章 Verilog HDL语言概述

4.1 硬件描述语言的概念

4.2 Verilog HDL的产生与发展

4.3 Verilog HDL语言的魅力

4.3.1 Verilog HDL语言与VHDL语言的比较

4.3.2 Verilog HDL与C语言的比较

4.3.3 Verilog HDL的应用

4.4 采用Verilog HDL设计复杂数字电路的优点

4.5 Verilog HDL程序设计模式

4.6 Verilog HDL程序基本结构

4.6.1 Verilog HDL程序入门

4.6.2 模块的框架

4.6.3 Verilog HDL语言的描述形式

4.7 Verilog HDL语言基本要素

4.7.1 标志符与注释

4.7.2 数字与逻辑数值

4.7.3 数据类型

4.7.4 常用运算符

4.7.5 Verilog HDL语言的赋值

4.7.6 Verilog HDL语言的关键词

4.8 典型实例：利用Verilog HDL语言在FPGA上实现LED流水灯

第5章 面向综合的行为描述语句

5.1 可综合模型的设计

5.2 触发事件控制

5.3 条件语句

5.4 循环语句

5.5 任务与函数

5.6 有限状态机的设计

5.7 Quartus Ⅱ图形化状态机输入工具使用

第6章 Verilog HDL语言基础程序设计

6.1 Verilog HDL语言实现组合逻辑电路

6.2 Verilog HDL语言实现时序逻辑电路

6.3 Verilog HDL语言的代码风格

6.3.1 Verilog HDL语言的基本原则

6.3.2 Verilog HDL语言的编写规范

6.3.3 Verilog HDL语言的处理技巧

6.4 硬件描述语言设计基础实例

6.4.1 8-3编码器

6.4.2 3-8译码器

6.4.3 数据选择器

6.4.4 多位数值比较器

6.4.5 全加器

6.4.6 D触发器

6.4.7 寄存器

6.4.8 双向移位寄存器

6.4.9 四位二进制加/减法计数器

6.4.10 顺序脉冲发生器

6.4.11 序列信号发生器

第7章 ModelSim仿真

7.1 ModelSim仿真工具简介

7.2 ModelSim的命令与文件

7.3 ModelSim仿真工具安装与使用

7.4 典型实例：SDRAM读写控制的实现与仿真

第8章 面向验证与仿真的行为描述语句

8.1 验证与仿真简介

8.2 仿真程序执行原理

8.3 延时控制语句

8.4 常用的行为仿真描述语句

8.5 典型实例：全加器的验证与仿真

第9章 系统任务、编译预处理与仿真激励

9.1 系统任务

9.2 编译预处理

9.3 产生仿真激励

第10章 外设接口设计

10.1 数码管显示接口实验

10.2 LCD液晶显示接口实验

10.3 VGA显示接口实验

10.4 RS-232C串行通信接口实验

第11章 综合系统设计

11.1 实时温度采集系统

11.2 实时红外采集系统

11.3 实时键盘采集系统

反侵权盗版声明