计算机组成与设计:硬件/软件接口 RISC-V版(原书第2版)电子书

赞誉

译者序

前言

作者简介

第1章 计算机抽象及相关技术

1.1 引言

1.2 计算机体系结构中的7个伟大思想

1.3 程序表象之下

1.4 箱盖后的硬件

1.5 处理器和存储制造技术

1.6 性能

1.7 功耗墙

1.8 沧海巨变：从单处理器向多处理器转变

1.9 实例：评测Intel Core i7

1.10 性能提升：使用Python语言编写矩阵乘法程序

1.11 谬误与陷阱

1.12 本章小结

1.13 历史视角和拓展阅读

1.14 自学

1.15 练习

第2章 指令：计算机的语言

2.1 引言

2.2 计算机硬件的操作

2.3 计算机硬件的操作数

2.4 有符号数与无符号数

2.5 计算机中的指令表示

2.6 逻辑操作

2.7 用于决策的指令

2.8 计算机硬件对过程的支持

2.9 人机交互

2.10 对大立即数的RISC-V编址和寻址

2.11 并行性与指令：同步

2.12 翻译并启动程序

2.13 以C排序程序为例的汇总整理

2.14 数组与指针

2.15 高级专题：编译C语言和解释Java语言

2.16 实例：MIPS指令

2.17 实例：ARMv7（32位）指令

2.18 实例：ARMv8（64位）指令

2.19 实例：x86指令

2.20 实例：RISC-V指令系统的剩余部分

2.21 性能提升：使用C语言编写矩阵乘法程序

2.22 谬误与陷阱

2.23 本章小结

2.24 历史视角和扩展阅读

2.25 自学

2.26 练习

第3章 计算机的算术运算

3.1 引言

3.2 加法和减法

3.3 乘法

3.4 除法

3.5 浮点运算

3.6 并行性与计算机算术：子字并行

3.7 实例：x86中的SIMD扩展和高级向量扩展

3.8 性能提升：子字并行和矩阵乘法

3.9 谬误与陷阱

3.10 本章小结

3.11 历史视角和拓展阅读

3.12 自学

3.13 练习

第4章 处理器

4.1 引言

4.2 逻辑设计的一般方法

4.3 建立数据通路

4.4 一个简单的实现方案

4.5 多周期实现

4.6 流水线概述

4.7 流水线数据通路和控制

4.8 数据冒险：前递与停顿

4.9 控制冒险

4.10 例外

4.11 指令间的并行性

4.12 实例：ARM Cortex-A53和Intel Core i7 6700

4.13 性能提升：指令级并行和矩阵乘法

4.14 高级专题：数字设计概述——使用硬件设计语言进行流水线建模以及更多流水线示例

4.15 谬误与陷阱

4.16 本章小结

4.17 历史视角和拓展阅读

4.18 自学

4.19 练习

第5章 大而快：层次化存储

5.1 引言

5.2 存储技术

5.3 cache基础

5.4 cache的性能评估和改进

5.5 可靠的存储器层次

5.6 虚拟机

5.7 虚拟存储

5.8 存储层次结构的一般框架

5.9 使用有限状态自动机控制简单的cache

5.10 并行和存储层次结构：cache一致性

5.11 并行与存储层次结构：廉价磁盘冗余阵列

5.12 高级专题：实现cache控制器

5.13 实例：ARM Cortex-A53和Intel Core i7的存储层次结构

5.14 实例：RISC-V系统的其他部分和特殊指令

5.15 性能提升：cache分块和矩阵乘法

5.16 谬误与陷阱

5.17 本章小结

5.18 历史视角和拓展阅读

5.19 自学

5.20 练习

第6章 并行处理器：从客户端到云

6.1 引言

6.2 创建并行处理程序的难点

6.3 SISD、MIMD、SIMD、SPMD和向量机

6.4 硬件多线程

6.5 多核及其他共享内存多处理器

6.6 GPU简介

6.7 领域定制体系结构

6.8 集群、仓储级计算机和其他消息传递多处理器

6.9 多处理器网络拓扑简介

6.10 与外界通信：集群网络

6.11 多处理器测试基准和性能模型

6.12 实例：评测Google TPUv3超级计算机和NVIDIA Volta GPU集群

6.13 性能提升：多处理器和矩阵乘法

6.14 谬误与陷阱

6.15 本章小结

6.16 历史视角和拓展阅读

6.17 自学

6.18 练习

附录A 逻辑设计基础

术语表