为你推荐
前言
第1章 数字逻辑基础
1.1 数字逻辑的发展史
1.2 SPICE仿真工具基础
1.3 开关系统
1.4 半导体数字集成电路
1.5 基本逻辑门及特性
1.6 逻辑代数理论
1.7 逻辑表达式的化简
1.8 毛刺产生及消除
1.9 数字码制表示和转换
第2章 数字逻辑电路
2.1 组合逻辑电路
2.2 时序逻辑电路
2.3 存储器
2.4 有限状态机
第3章 可编程逻辑器件原理
3.1 可编程逻辑器件发展历史
3.2 可编程逻辑器件工艺
3.3 可编程逻辑器件结构
3.4 复杂可编程逻辑器件结构
3.5 现场可编程门阵列结构
3.6 Xilinx 7系列FPGA产品
第4章 Vivado集成开发环境设计流程
4.1 Vivado集成开发环境
4.2 创建新的设计工程
4.3 创建并添加一个新的设计文件
4.4 详细描述
4.5 设计行为级仿真
4.6 设计综合和分析
4.7 约束文件对话框
4.8 设计实现和分析
4.9 设计时序仿真
4.10 生成并下载比特流文件
4.11 生成并烧写PROM文件
第5章 Verilog HDL规范
5.1 Verilog HDL发展
5.2 Verilog HDL程序结构
5.3 Verilog HDL描述方式
5.4 Verilog HDL要素
5.5 Verilog HDL数据类型
5.6 Verilog HDL表达式
5.7 Verilog HDL分配
5.8 Verilog HDL门级和开关级描述
5.9 Verilog HDL用户自定义原语
5.10 Verilog HDL行为描述语句
5.11 Verilog HDL任务和函数
5.12 Verilog HDL层次化结构
5.13 Verilog HDL设计配置
5.14 Verilog HDL指定块
5.15 Verilog HDL时序检查
5.16 Verilog HDL SDF逆向注解
5.17 Verilog HDL系统任务和函数
5.18 Verilog HDL的VCD文件
5.19 Verilog HDL编译器指令
5.20 Verilog HDL（IEEE 1364—2005）关键字列表
第6章 基本数字逻辑单元Verilog HDL描述
6.1 组合逻辑电路Verilog HDL描述
6.2 数据运算操作Verilog HDL描述
6.3 时序逻辑电路Verilog HDL描述
6.4 存储器Verilog HDL描述
6.5 有限自动状态机Verilog HDL描述
6.6 算法状态机Verilog HDL描述
第7章 复杂数字系统设计和实现
7.1 设计所用外设的原理
7.2 系统中各个模块的功能
7.3 创建新的设计工程
7.4 Verilog HDL数字系统设计流程
7.5 添加XDC约束
7.6 设计下载和验证
第8章 数模混合系统设计
8.1 信号采集和处理的实现
8.2 信号发生器的实现
第9章 片上嵌入式系统的构建和实现
9.1 ARM AMBA规范
9.2 Cortex-M1内部结构和功能
9.3 Cortex-M1系统时钟和复位
9.4 Cortex-M1嵌入式系统硬件设计
9.5 Cortex-M1指令系统
9.6 Cortex-M1嵌入式系统软件设计
9.7 处理并验证设计
第10章 图像采集、处理系统的构建和实现
10.1 图像传感器的原理和驱动
10.2 Sobel算子基本原理和实现方法
10.3 RGB444数据捕获原理及实现
10.4 系统整体结构和子模块设计
买过这本书的人还买过
读了这本书的人还在读
同类图书排行榜
购物车
个人中心
