当当云阅读 > 教育 > 大中专教材 > 研究生/本科/专科教材 > Verilog HLD 数字系统设计与验证(试读本)

Verilog HLD 数字系统设计与验证(试读本)电子书

本书特色 ◎语法贪绍清晰简洁，配套例题针对性强，包括必要的顶层电路图、设计代码、电路综合结果、验证代码和仿真结果，有助于读者全面理解 ◎将状态机的设计独立成章，总结了种常用状态机设计风格，并通过典型例题行对照分析 ◎加强了对常用系统函数和任务的内容讲述，给出典型例题并辅以解释说明，使读者易于理解 ◎重视数字系统的设计验证，采用专门的章节行全面分析

售价：

纸质售价：¥25.30购买纸书

43人正在读 | 0人评论

9.8

作者：乔庐峰编著

出版社：电子工业出版社

出版时间：2009-04-01

字数：1507

所属分类：教育 > 大中专教材 > 研究生/本科/专科教材

温馨提示：数字商品不支持退换货，不提供源文件，不支持导出打印

为你推荐

读书简介
目录
累计评论(0条)

读书简介
目录
累计评论(0条)

本书全面介绍如何使用Verilog HDL行数字电路设计、仿真和验证。全书共分为Verilog HDL语法基础与基本电路单元设计、系统设计与验证和附录三个组成部分。本书以Verilog-1995和verilog-2001标准为基础，重视电路仿真与验证，紧密结合设计实践，可以帮助读者掌握规范的电路设计方法。书中大量的例题可直用于读者的设计实践，具有良好的参考价值。本书适合通信工程、电子工程及相关专业的高年级本科生、硕士生作为教材使用，同时也可供行集成电路设计和可编程逻辑器件设计的工程师参考使用。<br/>【推荐语】<br/>本书特色 ◎语法贪绍清晰简洁，配套例题针对性强，包括必要的顶层电路图、设计代码、电路综合结果、验证代码和仿真结果，有助于读者全面理解 ◎将状态机的设计独立成章，总结了种常用状态机设计风格，并通过典型例题行对照分析 ◎加强了对常用系统函数和任务的内容讲述，给出典型例题并辅以解释说明，使读者易于理解 ◎重视数字系统的设计验证，采用专门的章节行全面分析 ◎深讨论数字电路设计中的时钟问题。详细分析静态定时分析方法的原理，并讨论多时钟并存时的时钟域划分和同步化设计等问题 ◎部分例题源于实际的工程设计项目，可供程技术人员直参考使用<br/>

目录展开