基于FPGA CPLD的EDA技术实用教程电子书

内容提要

版权页

前言

项目1 认识FPGA/CPLD及其开发工具

一、FPGA/CPLD技术及其发展历程

（一）可编程逻辑器件（PLD）

（二）PLD的发展及分类

二、FPGA/CPLD的特点

（一）CPLD与FPGA的结构特点

（二）CPLD与FPGA的区别

三、主流厂商FPGA/CPLD器件及开发软件

（一）主流厂商FPGA/CPLD器件

（二）FPGA/CPLD常用开发软件

四、FPGA/CPLD器件的配置

（一）下载工具及其使用

（二）CPLD器件的配置

练一练

项目2 FPGA/CPLD基础开发

一、FPGA/CPLD开发的基本方法

（一）开发流程

（二）原理图输入

（三）使用分析工具分析

二、原理图输入法设计4位全加器

（一）软件设计

（二）仿真及硬件测试

三、原理图输入法设计抢答器

（一）软件设计

（二）管脚分配及硬件测试

四、原理图输入法设计计数译码显示电路

（一）设计方案

（二）实现方法

练一练

项目3 用Verilog HDL语言设计组合逻辑电路

一、相关知识

（一）Verilog HDL的基本词法规定

（二）Verilog HDL的数据类型

（三）Verilog HDL的语法结构

（四）Verilog HDL的程序框架

（五）结构级描述

（六）门级描述

二、项目实施

（一）用门级电路描述一个全加器

（二）用门级描述方法描述2选1数据选择器

练一练

项目4 制作电子跑表

一、相关知识

（一）七段数码管

（二）时序逻辑电路

（三）Verilog HDL代码设计

二、项目实施

（一）计数译码电路设计

（二）电子跑表电路设计

练一练

项目5 状态机设计

一、相关知识

（一）Mealy状态机和Moore状态机

（二）边沿检测电路

（三）状态转换图和状态赋值

二、项目实施

（一）FSM的Verilog HDL实现

（二）序列检测器设计

（三）BCD码—余3码转换电路设计

（四）用三进程状态机实现自动售货机控制电路

练一练

项目6 制作简易数字频率计

一、相关知识

（一）频率测量原理

（二）通用计数器的测量原理

（三）FPGA最小系统及电路

（四）数码管显示电路及原理

二、项目实施

（一）数码管显示模块设计

（二）频率测量模块设计

（三）信号源模块设计

（四）项目总设计

练一练

项目7 DDS信号发生器设计

一、相关知识

（一）DDS信号发生器概述

（二）DDS信号发生器的特点

（三）DDS信号发生器基本原理

二、项目实施

（一）相位累加器设计

（二）波形表设计

（三）波形选择及输出

练一练

项目8 信号绘图控制器设计与制作

一、相关知识

（一）示波器X-Y显示原理

（二）D/A转换及器件

（三）DAC0832芯片接口

（四）DAC0832与控制器的连接

（五）DAC0832模块

二、项目实施

（一）硬件连接

（二）关键算法设计

（三）软件设计

（四）输出测试

练一练

参考文献