为你推荐
前言
第1章 数据传输技术综述与发展趋势
1.1 数据传输技术简介
1.2 高速串行传输技术的应用需求
1.3 高速串行传输技术的推动力
1.4 高速数据串行传输的解决方案
1.5 本章小结
第2章 常用高速串行传输接口协议简介
2.1 XAUI协议简介和应用
2.2 Interlaken协议应用简介
2.3 SATA协议简介和应用
2.4 PCI-Express协议简介和应用
2.5 RapidIO协议简介和应用
2.6 Aurora协议简介和应用
2.7 ATCA机箱的背板串行技术
2.8 本章小结
第3章 Virtex-6 GTX收发器的功能结构和应用概述
3.1 Virtex-6 GTX收发器的功能和结构
3.2 TX发送端的功能和结构说明
3.3 RX接收端的功能和结构简介
3.4 本章小结
第4章 XAUI核的功能简介和应用说明
4.1 XAUI协议应用简介
4.2 Xilinx XAUI核功能简介
4.3 XAUI核的接口信号描述
4.4 XAUI核内部时钟结构
4.5 XAUI核的定制和创建
4.6 本章小结
第5章 Xilinx PCI-Express核简介
5.1 Xilinx PCI-Express核学习导读
5.2 Xilinx PCI-Express核概述
5.3 Xilinx PCI-Express核的协议层次简介
5.4 Xilinx PCI-Express 核的顶层接口信号
5.5 Xilinx PCI-Express核的 AXI4接口信号
5.6 Xilinx PCI-Express核的其他接口信号
5.7 Xilinx PCI-Express协议的 TLP格式
5.8 本章小结
第6章 Xilinx PCI-Express核的生成与定制
6.1 Xilinx PCI-Express核的例化
6.2 Xilinx PCI-Express核的自定义生成
6.3 程控输入/输出示例设计
6.4 本章小结
第7章 Xilinx PCI-Express核事务层接口设计
7.1 事务层TLP格式简介
7.2 事务层TLP的传送
7.3 事务层TLP包的接收
7.4 本章小结
第8章 基于Xilinx PCI-Express核的应用设计
8.1 物理层控制和状态接口设计
8.2 配置空间信号设计
8.3 额外数据包处理的要求
8.4 用户错误报告设计
8.5 电源管理设计
8.6 中断请求设计
8.7 链接训练及链路翻转设计
8.8 时钟复位设计
8.9 动态配置设计
8.10 核的约束设计
8.11 本章小结
第9章 Virtex-6 GTX收发器的时钟和电源设计
9.1 Virtex-6 GTX输入时钟结构和应用设计
9.2 GTX的PLL锁相环结构和功能描述
9.3 Virtex-6 GTX的回环测试模式
9.4 Virtex-6 GTX的单板设计指导
9.5 参考时钟设计概述
9.6 模拟电源电路设计
9.7 本章小结
第10章 Xilinx IBERT调试工具应用详解
10.1 Xilinx IBERT调试工具的功能简介
10.2 Xilinx IBERT核的基本结构
10.3 Xilinx IBERT核的生成说明
10.4 Xilinx IBERT核生成实例
10.5 本章小结
附录 A
参考文献
买过这本书的人还买过
读了这本书的人还在读
同类图书排行榜
购物车
个人中心
