为你推荐

内容简介
“集成电路系列丛书”编委会
编委会秘书处
出版委员会
“集成电路系列丛书·集成电路产品与市场”编委会
“集成电路系列丛书”主编序言 培根之土 润苗之泉 启智之钥 强国之基
集成电路系列丛书·集成电路产品与市场 主编序言
前言
第1章 芯片设计方法概述
1.1 专用芯片与系统芯片
1.1.1 系统芯片设计进展
1.1.2 系统芯片的组成部分
1.1.3 集成电路设计与EDA方法
1.2 系统芯片设计流程
1.2.1 展平式物理设计
1.2.2 硅虚拟原型设计
1.2.3 层次化物理设计
1.3 芯片设计收敛
1.3.1 时序收敛
1.3.2 功耗分析
1.3.3 可制造性分析
1.4 EDA数据库系统
1.4.1 数据库的作用与结构
1.4.2 数据库的应用程序接口
1.4.3 数据库与参数化设计
1.5 总结
习题
参考文献
第2章 系统芯片设计与验证
2.1 设计验证及综合
2.1.1 设计类型及验证方法
2.1.2 寄存器传输级设计
2.1.3 高级综合设计
2.1.4 逻辑综合与物理综合
2.2 模块与IP设计验证及集成
2.2.1 模块设计与IP设计
2.2.2 模块验证与IP验证
2.3 系统互连与验证
2.3.1 系统互连
2.3.2 系统验证
2.3.3 系统集成
2.4 机器学习在芯片设计中的应用
2.4.1 类脑芯片
2.4.2 异构系统芯片
2.4.3 大算力芯片
2.4.4 机器学习与EDA方法
2.5 总结
习题
参考文献
第3章 标准单元库
3.1 集成电路工艺与版图
3.1.1 CMOS集成电路制造工艺简介
3.1.2 CMOS器件的寄生闩锁效应
3.1.3 版图设计基础
3.2 设计规则检查
3.2.1 版图设计规则
3.2.2 DRC的图形运算函数
3.2.3 DRC在物理设计中的应用
3.3 版图对应电路检查
3.3.1 电路提取与比较
3.3.2 电路连接检查
3.3.3 电路元件检查
3.3.4 LVS在物理设计中的应用
3.4 版图寄生参数提取与设计仿真
3.4.1 版图寄生参数提取
3.4.2 版图设计仿真
3.5 创建标准单元库
3.5.1 逻辑单元类别
3.5.2 逻辑单元电路
3.5.3 物理单元建库与数据文件
3.5.4 时序单元建库与数据文件
3.5.5 工艺过程中的工艺天线效应
3.6 总结
习题
参考文献
第4章 布图规划和布局
4.1 布图规划
4.1.1 布图规划的内容和目标
4.1.2 输入/输出接口单元的放置与供电
4.1.3 布图规划与延迟预估
4.1.4 模块布放与布线通道
4.2 电源规划(布电规划)
4.2.1 电源网络设计
4.2.2 数字与模拟混合供电
4.2.3 时钟网络
4.2.4 多供电电压
4.3 布局
4.3.1 展平式布局
4.3.2 层次化布局
4.3.3 布局目标预估
4.3.4 布局算法简介
4.4 扫描链定义与重组
4.4.1 扫描链定义
4.4.2 扫描链重组
4.5 物理设计网表文件
4.5.1 设计交换格式(DEF)文件
4.5.2 其他物理设计文件
4.6 总结
习题
参考文献
第5章 时钟树综合
5.1 时钟信号
5.1.1 系统时钟与时钟信号的生成
5.1.2 时钟信号的定义
5.1.3 时钟信号的延时
5.1.4 时钟信号的抖动
5.1.5 时钟信号的偏差
5.2 时钟树综合与优化
5.2.1 时钟树综合与标准设计约束文件
5.2.2 时钟树结构
5.2.3 时钟树同步优化
5.2.4 时钟树约束文件与综合
5.3 时钟树设计
5.3.1 时钟树设计策略
5.3.2 时钟树案例
5.3.3 异步时钟树设计
5.3.4 锁存器时钟树设计
5.3.5 门控时钟设计
5.4 时钟树分析
5.4.1 时钟树与时序相关分析
5.4.2 时钟树与功耗相关分析
5.4.3 时钟树与噪声相关分析
5.5 总结
习题
参考文献
第6章 布线
6.1 全局布线
6.1.1 全局布线目标
6.1.2 全局布线规划
6.2 详细布线
6.2.1 详细布线目标
6.2.2 详细布线规则
6.2.3 布线修正
6.3 特殊布线
6.3.1 电源网络布线
6.3.2 时钟树布线
6.3.3 总线布线
6.3.4 试验布线
6.4 布线算法
6.4.1 通道布线和面积布线
6.4.2 展平化布线和层次化布线
6.4.3 模块设计和模块布线
6.5 总结
习题
参考文献
第7章 静态时序分析
7.1 延迟计算与布线参数提取
7.1.1 延迟计算的模型
7.1.2 电阻参数的提取
7.1.3 电容参数的提取
7.1.4 电感参数的提取
7.2 寄生参数与延迟格式文件
7.2.1 标准寄生参数格式文件
7.2.2 标准延迟格式文件
7.2.3 标准延迟格式文件的应用
7.3 设计约束与时序分析
7.3.1 时序约束文件
7.3.2 时序路径与时序分析
7.3.3 时序分析特例
7.3.4 统计静态时序分析
7.4 时序违例与优化
7.4.1 造成时序违例的因素
7.4.2 时序违例的解决方案
7.4.3 原地优化
7.5 总结
习题
参考文献
第8章 信号完整性分析
8.1 信号串扰与功能故障
8.1.1 串扰的产生
8.1.2 噪声容限
8.2 串扰信号分析
8.2.1 串扰分析
8.2.2 串扰与延迟
8.2.3 电压降与串扰
8.2.4 串扰与低功耗
8.2.5 串扰的层次化分析
8.3 信号串扰预防与修复
8.3.1 串扰预防
8.3.2 串扰修复
8.3.3 虚拟串扰和自举分析
8.4 噪声数据库
8.4.1 噪声模型
8.4.2 噪声数据库
8.4.3 互连线噪声模型
8.5 总结
习题
参考文献
第9章 功耗分析
9.1 静态功耗分析
9.1.1 反偏二极管泄漏电流
9.1.2 亚阈值泄漏电流
9.1.3 栅极感应漏极泄漏电流
9.1.4 栅极泄漏电流
9.1.5 静态功耗分析
9.2 动态功耗分析
9.2.1 开关功耗
9.2.2 短路功耗
9.2.3 动态功耗分析与总功耗
9.3 电压降分析与电迁移分析
9.3.1 电压降与供电网络
9.3.2 电压降与封装
9.3.3 电压降与时序违例
9.3.4 电迁移与电流密度
9.4 功耗分析数据与文件
9.4.1 功耗分析与功耗数据
9.4.2 电源网格视图库
9.4.3 通用功耗格式文件和统一功耗格式文件
9.5 总结
习题
参考文献
第10章 低功耗芯片设计
10.1 低功耗芯片设计方案综述
10.1.1 低功耗设计方案的选择
10.1.2 低功耗设计代码编写
10.1.3 低功耗设计逻辑综合
10.1.4 低功耗设计测试
10.1.5 低功耗设计功能验证
10.2 低功耗设计的基本方法与物理实现
10.2.1 面积优化
10.2.2 多阈值电压技术
10.2.3 门控时钟
10.3 低功耗设计的先进方法与物理实现
10.3.1 多电源多电压技术
10.3.2 电源关断与状态保留电源门控技术
10.3.3 动态电压与频率调节技术
10.3.4 衬底偏置技术
10.4 总结
习题
参考文献
第11章 芯片设计的最终验证与签核
11.1 时序验证
11.1.1 反标
11.1.2 时序分析与信号完整性
11.1.3 时序分析与功耗分析
11.1.4 用MMMC进行时序验证的方法
11.1.5 用MMMC进行时序验证的实例
11.2 物理验证与芯片组装
11.2.1 设计规则检查
11.2.2 光刻检查与可制造性设计
11.2.3 电路检查
11.2.4 芯片集成
11.3 逻辑功能验证与ECO
11.3.1 形式验证
11.3.2 逻辑等价性检查
11.3.3 验证与ECO
11.4 数据交换及检查
11.4.1 数据交换
11.4.2 检查内容及方法
11.5 总结
习题
参考文献
第12章 芯片封装与板级测试分析
12.1 芯片封装技术
12.1.1 2D封装
12.1.2 2.5D封装与3D封装
12.1.3 HBM封装
12.1.4 闪存NAND封装
12.1.5 合封光模组与芯粒封装
12.2 板级设计
12.2.1 原理图设计与约束
12.2.2 板级设计的布局布线
12.2.3 层叠设计与地线处理
12.2.4 高速电路设计与高速板级设计
12.3 芯片测试
12.3.1 数字芯片测试
12.3.2 存储芯片测试
12.3.3 其他芯片测试
12.4 系统验证与分析
12.4.1 热分析
12.4.2 机械应力分析
12.4.3 光电设计自动化
12.4.4 计算流体动力学分析
12.4.5 光电系统测试与分析
12.4.6 EDA工具方法
12.5 总结
习题
参考文献
附录A 集成电路物理设计常用文件简介
A.1 VHDL简介
A.2 Verilog与SystemVerilog简介
A.3 VCD文件简介
A.4 SDC文件简介
A.5 GDSII文件简介
A.6 LEF文件简介
A.7 DEF文件简介
A.8 Liber ty文件简介
A.9 SPF文件简介
A.9.1 DSPF文件简介
A.9.2 RSPF文件简介
A.9.3 SPEF文件简介
A.10 SDF文件简介
A.11 CPF文件简介
A.12 TCF文件简介
A.13 TWF文件简介
参考文献
附录B 集成电路行业常用国际单位(SI)
附录C 用于构成十进制倍数和分数单位的词头
索引
买过这本书的人还买过
读了这本书的人还在读
同类图书排行榜