AI处理器硬件架构设计电子书

推荐语 RECOMMEND

前言 PREFACE

CHAPTER 1 第1章 AI处理器概述

1.1 神经网络基础

1.1.1 卷积神经网络简介

1.1.2 残差神经网络简介

1.1.3 Transformer网络简介

1.2 应用场景及其硬件需求介绍

1.2.1 图像识别场景简介

1.2.2 自动驾驶场景简介

1.2.3 自然语言生成场景简介

1.3 硬件加速平台介绍

1.3.1 GPU简介

1.3.2 DSA简介

CHAPTER 2 第2章 AI处理器指令集设计

2.1 标量指令集设计

2.2 向量指令集设计

2.2.1 寄存器设计

2.2.2 算术逻辑类指令设计

2.2.3 规约类指令设计

2.2.4 重排列类指令设计

2.2.5 数制转换类指令设计

2.2.6 访存类指令设计

2.3 矩阵运算指令设计

2.4 DMA描述符设计

CHAPTER 3 第3章 AI处理器架构设计

3.1 AI处理器架构概述

3.1.1 VLIW+SIMD架构设计

3.1.2 超标量+SIMD架构设计

3.1.3 SIMT架构设计

3.2 向量运算和矩阵运算的融合层级

3.2.1 寄存器级融合

3.2.2 存储器级融合

3.3 向量处理单元架构选型

3.3.1 Memory直连型向量处理单元设计

3.3.2 基于VRF的向量处理单元设计

3.4 标量流水线和向量/矩阵流水线的位置关系

3.4.1 并行流水线结构设计

3.4.2 串行流水线结构设计

3.5 AI处理器整体架构设计

CHAPTER 4 第4章 向量处理单元设计

4.1 向量处理单元整体架构设计

4.2 向量指令发射设计

4.2.1 顺序发射设计

4.2.2 乱序发射设计

4.3 浮点运算单元设计

4.3.1 IEEE 754协议介绍

4.3.2 浮点加法器设计

4.3.3 浮点乘法器设计

4.3.4 浮点除法器设计

4.3.5 浮点运算的融合

4.4 跨通道/跨切片处理单元设计

4.4.1 规约类指令的硬件实现

4.4.2 压缩类指令的硬件实现

4.4.3 排序类指令的硬件实现

4.5 超越函数类指令的硬件实现

4.5.1 CORDIC算法介绍

4.5.2 分段线性逼近实现

4.5.3 分段查表结合多项式运算实现

CHAPTER 5 第5章 矩阵处理单元设计

5.1 矩阵乘法的硬件映射

5.2 数据流设计

5.2.1 输出固定数据流设计

5.2.2 权重固定数据流设计

5.2.3 输入固定数据流设计

5.3 脉动阵列的结构及计算流程

5.4 脉动阵列的优化

5.4.1 列间广播设计

5.4.2 行间累加融合设计

5.5 定点MAC单元设计

5.5.1 定点乘法器设计

5.5.2 定点MAC单元微架构设计

5.6 浮点MAC单元设计

CHAPTER 6 第6章 标量处理单元设计

6.1 前端设计

6.1.1 指令提取单元设计

6.1.2 分支预测单元设计

6.1.3 指令译码单元与指令发射单元设计

6.2 执行单元设计

6.2.1 执行单元流水线设计

6.2.2 典型功能单元的微架构实现

6.3 访存单元设计

6.3.1 数据缓存子系统概述

6.3.2 访存单元微架构设计

CHAPTER 7 第7章 数据搬运单元设计

7.1 数据搬运单元整体架构设计

7.2 多维传输任务的解析

7.2.1 多维传输介绍

7.2.2 不同维度传输的归一化设计

7.3 AXI总线接口设计

7.4 在线填充引擎设计

7.5 在线排序引擎设计

7.6 在线转置引擎设计

CHAPTER 8 第8章 存储系统设计

8.1 AI处理器中的存储器设计

8.2 存储器中Bank的划分方式

8.2.1 Bank间地址交织方式

8.2.2 Bank划分粒度介绍

8.3 向量存储器设计

8.4 Gather/Scatter引擎设计

8.5 存储系统的物理实现

CHAPTER 9 第9章 AI处理器设计实例

9.1 HiPU硬件架构和指令集综述

9.1.1 核心组件设计

9.1.2 存储层次结构设计

9.1.3 指令集设计

9.2 HiPU微架构与流水线设计

9.3 HiPU数据平面与计算阵列设计

参考文献