高速电路PCB设计与EMC技术分析电子书

扉页

版权页

前言

目录

第一篇 基础篇

第1章 高速电路PCB概述

1.1 高速信号

1.1.1 高速的界定

1.1.2 高速信号的频谱

1.1.3 高速电路与射频电路的区别

1.2 无源器件的射频特性

1.2.1 金属导线和走线

1.2.2 电阻

1.2.3 电容

1.2.4 电感和磁珠

1.3 PCB基础概念

1.4 高速电路设计面临的问题

1.4.1 电磁兼容性

1.4.2 信号完整性

1.4.3 电源完整性

第2章 高速电路电磁兼容

2.1 电磁兼容的基本原理

2.1.1 电磁兼容概述

2.1.2 电磁兼容标准

2.1.3 电磁兼容设计的工程方法

2.2 电磁干扰

2.2.1 电磁干扰概述

2.2.2 电磁干扰的组成要素

2.3 地线干扰与接地技术

2.3.1 接地的基础知识

2.3.2 接地带来的电磁兼容问题

2.3.3 各种实用接地方法

2.3.4 接地技术概要

2.4 干扰滤波技术

2.4.1 共模和差模电流

2.4.2 干扰滤波电容

2.4.3 滤波器的安装

2.5 电磁屏蔽技术

2.5.1 电磁屏蔽基础知识

2.5.2 磁场的屏蔽

2.5.3 电磁密封衬垫

2.5.4 截止波导管

2.6 PCB的电磁兼容噪声

2.6.1 PCB线路上的噪声

2.6.2 PCB的辐射

2.6.3 PCB的元器件

2.7 本章小结

第3章 高速电路信号完整性

3.1 信号完整性的基础

3.1.1 信号完整性问题

3.1.2 高速电路信号完整性问题的分析工具

3.2 传输线原理

3.2.1 PCB中的传输线结构

3.2.2 传输线参数

3.2.3 传输线模型

3.3 时序分析

3.3.1 传播速度

3.3.2 时序参数

3.3.3 时序设计目标和应用举例

3.4 反射

3.4.1 瞬态阻抗及反射

3.4.2 反弹

3.4.3 上升沿对反射的影响

3.4.4 电抗性负载反射

3.5 串扰

3.5.1 串扰现象

3.5.2 容性耦合和感性耦合

3.5.3 串扰的模型描述

3.5.4 串扰噪声分析

3.5.5 互连参数变化对串扰的影响

3.6 本章小结

第4章 高速电路电源完整性

4.1 电源完整性问题概述

4.1.1 芯片内部开关噪声

4.1.2 芯片外部开关噪声

4.1.3 减小同步开关噪声的其他措施

4.1.4 同步开关噪声总结

4.2 电源分配网络系统设计

4.2.1 PCB电源分配系统

4.2.2 电源模块的模型

4.2.3 去耦电容的模型

4.2.4 电源／地平面对的模型

4.3 本章小结

第5章 去耦和旁路

5.1 去耦和旁路特性

5.2 去耦和旁路电路属性参数

5.2.1 能量储存

5.2.2 阻抗

5.2.3 谐振

5.2.4 其他特性

5.3 电源层和接地层电容

5.4 电容选择举例

5.4.1 去耦电容的选择

5.4.2 大电容的选择

5.4.3 选择电容的其他考虑因素

5.5 集成芯片内电容

5.6 本章小结

第6章 高速电路PCB的布局和布线

6.1 走线与信号回路

6.1.1 PCB的走线结构

6.1.2 网络、传输线、信号路径和走线

6.1.3 “地”、返回路径、镜像层和磁通最小化

6.2 返回路径

6.2.1 返回电流的分布

6.2.2 不理想的参考平面

6.2.3 参考平面的切换

6.2.4 地弹

6.3 高速PCB的叠层设计

6.3.1 多层板叠层设计原则

6.3.2 尽量使用多层电路板

6.3.3 6层板叠层配置实例

6.4 高速PCB的分区

6.4.1 高速PCB的功能分割

6.4.2 混合信号PCB的分区设计

6.5 高速PCB的元件布局

6.5.1 布线拓扑和端接技术

6.5.2 如何选择端接方式

6.5.3 端接的仿真分析

6.6 高速PCB布线策略和技巧

6.6.1 过孔的使用

6.6.2 调整走线长度

6.6.3 拐角走线

6.6.4 差分对走线

6.6.5 走线的3-W原则

6.7 本章小结

第二篇 应用篇

第7章 现代高速PCB设计方法及EDA

7.1 现代高速PCB设计方法

7.1.1 传统的PCB设计方法

7.1.2 基于信号完整性分析的PCB设计方法

7.2 高速互连仿真模型

7.2.1 SPICE模型

7.2.2 IBIS模型

7.2.3 Verilog-AMS／VHDL-AMS模型

7.2.4 三种模型的比较

7.2.5 传输线模型

7.3 常用PCB设计软件

7.3.1 Protel

7.3.2 OrCAD

7.3.3 ZUKEN CR5000

7.3.4 Cadence Allegro系统互连设计平台

7.3.5 Mentor Graphics PADS

7.4 本章小结

第8章 PowerLogic & PowerPCB——高速电路设计

8.1 PADS软件套装

8.2 PowerLogic——原理图设计

8.2.1 PowerLogic的用户界面

8.2.2 建立一个新的设计

8.2.3 环境参数设置

8.2.4 添加、删除和复制元件

8.2.5 PADS元件库与新元件的创建

8.2.6 建立和编辑连线

8.2.7 在PowerLogic下的叠层设置

8.2.8 在PowerLogic下定义设计规则

8.2.9 输出网表到PCB

8.3 PowerPCB——版图设计

8.3.1 PowerPCB的用户界面

8.3.2 设计准备

8.3.3 单位设置

8.3.4 建立板边框

8.3.5 设置禁布区

8.3.6 输入网表

8.3.7 叠层设计

8.3.8 定义设计规则

8.3.9 颜色设置

8.4 元件布局

8.4.1 准备

8.4.2 散开元器件

8.4.3 设置网络的颜色和可见性

8.4.4 建立元件组合

8.4.5 原理图驱动布局

8.4.6 放置连接器

8.4.7 顺序放置电阻

8.4.8 使用查找（Find）命令放置元件

8.4.9 极坐标方式放置（Radial Placement）元件

8.4.10 布局完成

8.5 布线

8.5.1 布线准备

8.5.2 几种布线方式

8.5.3 布线完成

8.6 定义分割／混合平面层

8.6.1 选择网络并指定不同的显示颜色

8.6.2 设置各层的显示颜色和平面层的属性

8.6.3 定义平面层区域

8.6.4 定义平面层的分隔

8.6.5 灌注平面层

8.6.6 初步完成PCB设计

8.7 本章小结

第9章 HyperLynx——信号完整性及EMC分析

9.1 HyperLynx 软件

9.2 LineSim——布线前仿真

9.2.1 利用LineSim进行反射分析

9.2.2 利用LineSim进行EMC／EMI分析

9.2.3 传输线损耗仿真

9.2.4 利用LineSim进行串扰分析

9.3 BoardSim——布线后分析

9.3.1 生成BoardSim电路板

9.3.2 BoardSim的批处理板级分析

9.3.3 BoardSim的交互式仿真

9.3.4 BoardSim端接向导

9.3.5 BoardSim串扰分析

9.4 本章小结

第10章 实例——基于信号完整性分析的高速数据采集系统的设计

10.1 系统组成

10.1.1 AD9430芯片简介

10.1.2 CPLD芯片简介

10.1.3 USB2.0设备控制芯片——CY7C68013

10.1.4 SDRAM

10.2 基于信号完整性的系统设计过程

10.2.1 原理图的信号完整性设计

10.2.2 PCB的信号完整性设计

10.3 设计验证

10.3.1 差分时钟网络仿真

10.3.2 数据通道仿真

10.4 本章小结

附录A 常用导体材料的特性参数

附录B 常用介质材料的特性参数

附录C 变化表

附录D 国际单位的前缀

参考文献