数字集成电路与系统设计电子书

前言

第1章 绪论

1.1 集成电路的发展简史

1.2 集成电路产业链（行业）概述

1.3 VLSI设计流程

1.4 VLSI设计模式

1.5 版图层和设计规则

1.6 目前面临的问题和发展方向

习题

参考文献

第2章 可编程逻辑器件及现场可编程门阵列

2.1 可编程逻辑器件的分类及现状

2.2 半导体存储器及其组合逻辑实现

2.3 可编程逻辑器件

2.4 现场可编程门阵列

2.5 基于Verilog的FPGA设计流程

2.6 ASIC设计与FPGA设计之间的移植

2.7 FPGA的安全性设计

习题

参考文献

第3章 数字集成电路系统设计工程

3.1 数字集成电路设计的基本流程

3.2 需求分析和设计规格书

3.3 算法和架构设计

3.4 模块设计、RTL设计和可测性设计

3.5 综合

3.6 时序验证

3.7 原型验证

3.8 后端设计

3.9 CMOS工艺选择

3.10 封装

3.11 生产测试

3.12 集成电路产业的变革及对设计方法的影响

习题

参考文献

第4章 Verilog HDL基础

4.1 Verilog HDL的基本结构及描述方式

4.2 Verilog中的常量、变量和数据类型

4.3 赋值语句

4.4 电路功能描述方式

4.5 门电路的传输延迟

4.6 数字逻辑验证和仿真

4.7 测试平台testbench及仿真设计

习题

参考文献

第5章 数字逻辑电路的Verilog RTL建模和设计

5.1 数字系统的数据通路和控制器

5.2 Verilog的寄存器传输级（RTL）设计流程

5.3 基本组合电路设计

5.4 基本时序电路设计

5.5 有限状态机设计

习题

参考文献

第6章 数字信号处理器的算法、架构及实现

6.1 数字信号处理的算法分析与实现

6.2 信号处理器的基本运算模型及实现

6.3 数字滤波器的工作原理及实现结构

6.4 FIR数字滤波器的Verilog描述及实现

6.5 数字信号处理器的有限字长效应

习题

参考文献

第7章 可测性设计

7.1 测试和可测性设计的基本概念

7.2 故障建模及ATPG原理

7.3 可测性设计

7.4 扫描测试

7.5 内建自测试

7.6 边界扫描法

习题

参考文献

第8章 物理设计

8.1 数字集成电路的后端设计

8.2 半导体制造工艺简介

8.3 版图设计规则

8.4 版图设计

8.5 版图后验证

8.6 数据交换及检查

8.7 封装

习题

参考文献

第9章 仿真验证和时序分析

9.1 仿真类型

9.2 综合后的时序仿真与验证

9.3 时序规范和用于时序验证的Verilog系统任务

9.4 延迟反标注

9.5 ASIC中时序违约的消除

习题

参考文献

第10章 低功耗设计

10.1 低功耗设计的意义

10.2 低功耗设计技术的发展趋势

10.3 在各设计抽象层次降低功耗

10.4 系统级低功耗技术

10.5 寄存器传输级的低功耗设计

10.6 未来超低功耗设计的展望

习题

参考文献