数字集成电路设计实践电子书

前言

第1章 硅晶体管和集成技术

1.1 半导体硅和PN结

1.2 硅晶体管

1.3 逻辑门和互补式晶体管

1.4 集成电路制造技术

第2章 数据处理和逻辑设计

2.1 数字数据

2.2 数据处理

2.3 数据运算与组合电路

2.4 记忆功能和寄存器

2.5 算法和同步电路

2.6 建立时间和保持时间

2.7 集成电路设计流程

第3章 Verilog硬件描述语言简介

3.1 逻辑仿真

3.2 用Verilog描述逻辑设计和逻辑验证

3.3 模块和端口

3.4 常量数据

3.5 算术运算和逻辑运算

3.6 wire变量与assign指令

3.7 reg变量和initial及always程序块

3.8 reg变量与RTL设计

3.9 阻塞性和非阻塞性指令

3.10 流程控制

3.11 function和task

3.12 预处理指令、系统任务及注释

3.13 parameter和参数化模块

第4章 微架构设计

4.1 模块面积和逻辑门数

4.2 数据吞吐率和延滞时间

4.3 功耗

4.4 基本组合运算

4.5 延迟时间的优化

4.6 负数运算

4.7 流水线

4.8 跨时钟域电路

4.9 时钟门控

第5章 有限状态机

5.1 时序逻辑和状态机

5.2 状态机的RTL代码

5.3 状态机的设计

5.4 独热编码

5.5 控制路径和数据路径

5.6 状态机的阶层化设计

5.7 状态机的稳健性

5.8 寄存器的复位

5.9 未知值扩散与寄存器的初始化

第6章 先入先出缓存

6.1 FIFO的功能和用途

6.2 基本FIFO的架构

6.3 基本FIFO的RTL代码

6.4 基本FIFO的逻辑验证

6.5 FIFO空满状态信号的寄存输出

6.6 任意深度的FIFO

6.7 FIFO数据的寄存输入和寄存输出

6.8 格雷码

6.9 异步FIFO

6.10 FIFO的流量控制方式和其他

第7章 存储器

7.1 SRAM的基本原理

7.2 同步SRAM

7.3 存储器编译器

7.4 存储器内建自测试

7.5 多端口SRAM

7.6 SRAM行为模型

7.7 SRAM软错误

7.8 TCAM

7.9 DRAM

7.9.1 DRAM存储单元

7.9.2 SDRAM基本架构

7.9.3 SDRAM的控制信号

7.9.4 SDRAM时序参数

7.9.5 SDRAM控制器

第8章 系统总线和芯片总线

8.1 系统芯片和总线

8.2 总线的层次架构

8.3 总线的拓扑结构

8.4 APB总线

8.5 AHB总线

8.6 WISHBONE总线

8.7 AXI总线

8.8 总线寄存器层

8.8.1 PIO和DMA

8.8.2 数据的大小端顺序

8.8.3 被控寄存器的种类

8.8.4 直接地址和间接地址

8.9 JTAG接口

8.10 I2C总线

8.11 PCI

8.11.1 PCI总线的基本结构

8.11.2 PCI功能块的配置

8.11.3 PCI的总线事务

8.11.4 CPU中断

8.12 PCI Express

8.12.1 PCIe总线的基本结构

8.12.2 PCIe总线的软件兼容性

8.12.3 PCIe交换器

8.12.4 PCIe总线的通信协议

第9章 视频流媒体转换器

9.1 Vimer的架构

9.2 视频预处理

9.3 离散余弦变换

9.4 量子化和可变长编码

9.5 MPEG和RTP编码器

9.6 网络包缓存

9.7 以太网接入控制

9.8 Vimer芯片的内核和外围

9.9 逻辑仿真和硬件仿真

附录A 扩展汉明检错纠错码

A.1 存储器检错纠错的基本流程

A.2 二元域分组码

A.3 线性分组码和生成矩阵

A.4 使用逆向行和列顺序的生成矩阵

A.5 汉明距离和最小距离

A.6 差错症状和ECC解码

A.7 汉明码及其生成矩阵

A.8 扩展汉明码

A.9 扩展汉明码的应用程序

附录B 循环冗余校验码

B.1 多项式码

B.2 循环码

B.3 系统多项式码

B.4 短缩循环码

B.5 线性反馈移位寄存器

B.6 系统多项式码的并行运算

附录C 使用开源软件的逻辑设计和仿真环境

C.1 Cygwin

C.2 文本编辑器

C.3 Verilog语言模式

C.4 Icarus Verilog和GTKWave

C.5 脚本语言

参考文献