Cadence印刷电路板设计：Allegro PCB Editor设计指南(含DVD光盘1张)电子书

丛书序

序 言

前 言

第1章 PCB设计介绍

1.1 PCB设计的发展趋势

1.2 PCB设计流程简介

1.3 高级PCB设计工程师的必备知识

1.4 基于Cadence平台的PCB设计

第2章 Allegro SPB平台简介

2.1 Cadence PCB设计解决方案

2.2 Allegro SPB 软件安装

第3章 原理图和PCB交互设计

3.1 OrCAD Capture平台简介

3.2 OrCAD Capture平台原理图设计流程

3.3 OrCAD Capture平台原理图设计规范

3.4 正标与反标

3.5 设计交互

第4章 PCB Editor设计环境和设置

4.1 Allegro SPB工作界面

4.2 Allegro SPB参数设置

4.3 Allegro SPB环境设置

第5章 封装库的管理和设计方法

5.1 PCB封装库简介

5.2 PCB封装命名规则

5.3 PCB封装创建方法实例

5.4 PCB封装库管理

第6章 PCB设计前处理

6.1 PCB设计前处理概述

6.2 网表调入

6.3 建立板框

6.4 添加禁布区

6.5 MCAD-ECAD 协同设计

第7章 约束管理器

7.1 约束管理器（Constraint Manager）介绍

7.2 物理约束（Physical Constraint）与间距约束（Spacing Constraint）

7.3 实例：设置物理约束和间距约束

7.4 电气约束（Electrical Constraint）

7.5 实例：建立差分线对

第8章 PCB布局

8.1 PCB布局要求

8.2 PCB布局思路

8.3 布局常用指令

8.4 其他布局功能

第9章 层叠设计与阻抗控制

9.1 层叠设计的基本原则

9.2 层叠设计的经典案例

9.3 阻抗控制

第10章 电源地处理

10.1 电源地处理的基本原则

10.2 电源地平面分割

10.3 电源地正片铜皮处理

10.4 电源地处理的其他注意事项

第11章 PCB布线的基本原则与操作

11.1 布线概述及原则

11.2 布线规划

11.3 手动布线

11.4 各类信号布线注意事项及布线技巧

第12章 全局布线环境（GRE）

12.1 GRE功能简介

12.2 GRE高级布局布线规划

12.3 高级布局布线规划流程

12.4 高级布局布线规划实例

第13章 PCB测试

13.1 测试方法介绍

13.2 加测试点的要求

13.3 加入测试点

13.4 测试点的生成步骤

第14章 后处理和光绘文件输出

14.1 DFX概述

14.2 丝印（Silkscreen）

14.3 丝印重命名及反标注

14.4 工程标注

14.5 输出光绘前的检查流程

14.6 光绘输出

14.7 其他

第15章 PCB设计的高级技巧

15.1 Skill二次开发

15.2 团队协同设计

15.3 设计数据导入/导出

15.4 无盘设计

15.5 背钻设计

15.6 DFA可装配性设计

15.7 走线跨分割检查（Segments over Voids）

15.8 Extracta

15.9 优化（Gloss）

15.10 Data Tips

15.11 3D Viewer

15.12 任意角度走线

15.13 超级蛇形线

15.14 Ravel语言

第16章 高速PCB设计

16.1 高速PCB设计理论

16.2 信号完整性仿真

16.3 电源完整性仿真设计

16.4 板级EMC设计

第17章 DDR3的PCB设计实例

17.1 DDR3介绍

17.2 DDR3 PCB 设计规则

17.3 DDR3布局

17.4 布线

17.5 信号完整性和电源完整性仿真设计

第18章 小型化设计

18.1 小型化设计的工艺流程

18.2 实例：盲、埋孔设计

18.3 盲、埋孔设计的其他设置

18.4 埋入零件设计的基本参数设置

第19章 射频设计

19.1 RF PCB设计背景

19.2 RF PCB设计的特点

19.3 RF PCB设计流程

19.4 Analog/RF设计常用的命令

附录A 帮助文件使用说明

参考资料