CMOS芯片结构与制造技术电子书

内容简介

作者简介

前言

第1章 LSI/VLSI制造基本技术

1.1 基础工艺技术

1.1.1 基础工艺技术

1.1.2 工艺制程

1.1.3 工艺一体化

1.2 器件隔离技术

1.2.1 LOCOS隔离

1.2.2 浅槽隔离

1.2.3 PN结隔离

1.3 衬底与阱技术

1.3.1 CMOS工艺与阱的形成

1.3.2 可靠性与阱技术

1.3.3 外延与SOI衬底

1.4 栅与源、漏结的形成技术

1.4.1 栅工艺

1.4.2 源、漏结构的形成

1.4.3 漏极技术

1.5 接触的形成与多层布线技术

1.5.1 接触的形成

1.5.2 金属化系统

1.5.3 多层布线工艺与平坦化技术

1.6 BiCMOS技术

1.7 LV/HV兼容技术

1.7.1 LV/HV兼容CMOS

1.7.2 LV/HV兼容BiCMOS

1.7.3 LV/HV兼容BCD

1.8 CMOS集成电路工艺设计

1.8.1 硅衬底参数设计

1.8.2 栅介质材料

1.8.3 栅电极材料

1.8.4 阈值电压设计

1.8.5 工艺参数设计

1.9 CMOS集成电路设计与制造技术关系

1.9.1 芯片结构及其参数

1.9.2 芯片结构技术

1.9.3 芯片制造

第2章 单阱CMOS芯片与制程剖面结构

2.1 P-Well CMOS（A）

2.1.1 芯片平面/剖面结构

2.1.2 工艺技术

2.1.3 工艺制程

2.2 P-Well CMOS（B）

2.2.1 芯片剖面结构

2.2.2 工艺技术

2.2.3 工艺制程

2.3 P-Well CMOS（C）

2.3.1 芯片剖面结构

2.3.2 工艺技术

2.3.3 工艺制程

2.4 HV P-Well CMOS

2.4.1 芯片剖面结构

2.4.2 工艺技术

2.4.3 工艺制程

2.5 N-Well CMOS（A）

2.5.1 芯片平面/剖面结构

2.5.2 工艺技术

2.5.3 工艺制程

2.6 N-Well CMOS（B）

2.6.1 芯片剖面结构

2.6.2 工艺技术

2.6.3 工艺制程

2.7 N-Well CMOS（C）

2.7.1 芯片剖面结构

2.7.2 工艺技术

2.7.3 工艺制程

2.8 HV N-Well CMOS

2.8.1 芯片剖面结构

2.8.2 工艺技术

2.8.3 工艺制程

第3章 双阱CMOS芯片与制程剖面结构

3.1 亚微米CMOS（A）

3.1.1 芯片平面/剖面结构

3.1.2 工艺技术

3.1.3 工艺制程

3.2 亚微米CMOS（B）

3.2.1 芯片剖面结构

3.2.2 工艺技术

3.2.3 工艺制程

3.3 亚微米CMOS（C）

3.3.1 芯片剖面结构

3.3.2 工艺技术

3.3.3 工艺制程

3.4 深亚微米CMOS（A）

3.4.1 芯片剖面结构

3.4.2 工艺技术

3.4.3 工艺制程

3.5 深亚微米CMOS（B）

3.5.1 芯片剖面结构

3.5.2 工艺技术

3.5.3 工艺制程

3.6 深亚微米CMOS（C）

3.6.1 芯片剖面结构

3.6.2 工艺技术

3.6.3 工艺制程

3.7 纳米CMOS（A）

3.7.1 芯片剖面结构

3.7.2 工艺技术

3.7.3 工艺制程

3.8 纳米CMOS（B）

3.8.1 芯片剖面结构

3.8.2 工艺技术

3.8.3 工艺制程

3.9 纳米CMOS（C）

3.9.1 芯片剖面结构

3.9.2 工艺技术

3.9.3 工艺制程

3.10 纳米CMOS（D）

3.10.1 芯片剖面结构

3.10.2 工艺技术

3.10.3 工艺制程

第4章 LV/HV兼容CMOS芯片与制程剖面结构

4.1 LV/HV P-Well CMOS（A）

4.1.1 芯片平面/剖面结构

4.1.2 工艺技术

4.1.3 工艺制程

4.2 LV/HV P-Well CMOS（B）

4.2.1 芯片剖面结构

4.2.2 工艺技术

4.2.3 工艺制程

4.3 LV/HV P-Well CMOS（C）

4.3.1 芯片剖面结构

4.3.2 工艺技术

4.3.3 工艺制程

4.4 LV/HV N-Well CMOS（A）

4.4.1 芯片剖面结构

4.4.2 工艺技术

4.4.3 工艺制程

4.5 LV/HV N-Well CMOS（B）

4.5.1 芯片剖面结构

4.5.2 工艺技术

4.5.3 工艺制程

4.6 LV/HV N-Well CMOS（C）

4.6.1 芯片剖面结构

4.6.2 工艺技术

4.6.3 工艺制程

4.7 LV/HV Twin-Well CMOS（A）

4.7.1 芯片剖面结构

4.7.2 工艺技术

4.7.3 工艺制程

4.8 LV/HV Twin-Well CMOS（B）

4.8.1 芯片剖面结构

4.8.2 工艺技术

4.8.3 工艺制程

第5章 BiCMOS芯片与制程剖面结构

5.1 P-Well BiCMOS[C]

5.1.1 芯片平面/剖面结构

5.1.2 工艺技术

5.1.3 工艺制程

5.2 P-Well BiCMOS[B]-（A）

5.2.1 芯片剖面结构

5.2.2 工艺技术

5.2.3 工艺制程

5.3 P-Well BiCMOS[B]-（B）

5.3.1 芯片剖面结构

5.3.2 工艺技术

5.3.3 工艺制程

5.4 N-Well BiCMOS[C]

5.4.1 芯片剖面结构

5.4.2 工艺技术

5.4.3 工艺制程

5.5 N-Well BiCMOS[B]-（A）

5.5.1 芯片剖面结构

5.5.2 工艺技术

5.5.3 工艺制程

5.6 N-Well BiCMOS[B]-（B）

5.6.1 芯片剖面结构

5.6.2 工艺技术

5.6.3 工艺制程

5.7 Twin-Well BiCMOS[B]-（A）

5.7.1 芯片剖面结构

5.7.2 工艺技术

5.7.3 工艺制程

5.8 Twin-Well BiCMOS[B]-（B）

5.8.1 芯片剖面结构

5.8.2 工艺技术

5.8.3 工艺制程

第6章 LV/HV兼容BiCMOS芯片与制程剖面结构

6.1 LV/HV P-Well BiCMOS[C]

6.1.1 芯片平面/剖面结构

6.1.2 工艺技术

6.1.3 工艺制程

6.2 LV/HV P-Well BiCMOS[B]-（A）

6.2.1 芯片剖面结构

6.2.2 工艺技术

6.2.3 工艺制程

6.3 LV/HV P-Well BiCMOS[B]-（B）

6.3.1 芯片剖面结构

6.3.2 工艺技术

6.3.3 工艺制程

6.4 LV/HV N-Well BiCMOS[C]

6.4.1 芯片剖面结构

6.4.2 工艺技术

6.4.3 工艺制程

6.5 LV/HV N-Well BiCMOS[B]-（A）

6.5.1 芯片剖面结构

6.5.2 工艺技术

6.5.3 工艺制程

6.6 LV/HV N-Well BiCMOS[B]-（B）

6.6.1 芯片剖面结构

6.6.2 工艺技术

6.6.3 工艺制程

6.7 LV/HV Twin-Well BiCMOS[C]

6.7.1 芯片剖面结构

6.7.2 工艺技术

6.7.3 工艺制程

6.8 LV/HV Twin-Well BiCMOS[B]

6.8.1 芯片剖面结构

6.8.2 工艺技术

6.8.3 工艺制程

第7章 LV/HV兼容BCD芯片与制程剖面结构

7.1 LV/HV P-Well BCD[C]

7.1.1 芯片平面/剖面结构

7.1.2 工艺技术

7.1.3 工艺制程

7.2 LV/HV P-Well BCD[B]-（A）

7.2.1 芯片剖面结构

7.2.2 工艺技术

7.2.3 工艺制程

7.3 LV/HV P-Well BCD[B]-（B）

7.3.1 芯片剖面结构

7.3.2 工艺技术

7.3.3 工艺制程

7.4 LV/HV N-Well BCD[C]

7.4.1 芯片剖面结构

7.4.2 工艺技术

7.4.3 工艺制程

7.5 LV/HV N-Well BCD[B]-（A）

7.5.1 芯片剖面结构

7.5.2 工艺技术

7.5.3 工艺制程

7.6 LV/HV N-Well BCD[B]-（B）

7.6.1 芯片剖面结构

7.6.2 工艺技术

7.6.3 工艺制程

7.7 LV/HV N-Well BCD[B]-（C）

7.7.1 芯片剖面结构

7.7.2 工艺技术

7.7.3 工艺制程

7.8 LV/HV Twin-Well BCD[C]

7.8.1 芯片剖面结构

7.8.2 工艺技术

7.8.3 工艺制程

7.9 LV/HV Twin-Well BCD[B]-（A）

7.9.1 芯片剖面结构

7.9.2 工艺技术

7.9.3 工艺制程

7.10 LV/HV Twin-Well BCD[B]-（B）

7.10.1 芯片剖面结构

7.10.2 工艺技术

7.10.3 工艺制程

附录A 术语缩写对照

附录B 简要说明

参考文献