Intel FPGA数字信号处理系统设计权威指南:从HDL、Simulink到HLS的实现(基础篇)电子书

内容简介

英特尔 FPGA中国创新中心系列丛书组委会

推荐序（一）

作者简介

推荐序（二）

前言

学习说明

第1章 信号处理理论基础

1.1 信号定义

1.2 信号增益与衰减

1.3 信号失真及其测量

1.3.1 放大器失真

1.3.2 信号谐波失真

1.3.3 谐波失真测量

1.4 噪声及其处理方法

1.4.1 噪声的定义和表示

1.4.2 固有噪声电平

1.4.3 噪声/失真链

1.4.4 信噪比定义和表示

1.4.5 信号的提取方法

1.5 模拟信号及其处理方法

1.5.1 模拟I/O信号的处理

1.5.2 模拟通信信号的处理

1.6 数字信号处理的关键问题

1.6.1 数字信号处理系统的结构

1.6.2 信号调理的方法

1.6.3 模数转换器（ADC）及量化效应

1.6.4 数模转换器（DAC）及信号重建

1.6.5 SFDR的定义及测量

1.7 通信信号软件处理方法

1.7.1 软件无线电的定义

1.7.2 中频软件无线电实现

1.7.3 信道化处理

1.7.4 基站软件无线电接收机

1.7.5 SR采样技术

1.7.6 直接数字下变频

1.7.7 带通采样失败的解决

第2章 数字信号处理实现方法

2.1 数字信号处理技术概念

2.1.1 数字信号处理技术的发展

2.1.2 数字信号处理算法的分类

2.1.3 数字信号处理实现的方法

2.2 基于DSPs的数字信号处理实现原理

2.2.1 DSPs的结构及流水线

2.2.2 DSPs的运行代码及性能

2.3 基于FPGA的数字信号处理实现原理

2.3.1 FPGA基本原理

2.3.2 逻辑阵列块和自适应逻辑块

2.3.3 块存储器

2.3.4 时钟网络和相位锁相环

2.3.5 I/O块

2.3.6 DSP块

2.4 FPGA执行数字信号处理的一些关键问题

2.4.1 关键路径

2.4.2 流水线

2.4.3 延迟

2.4.4 加法器

2.4.5 乘法器

2.4.6 并行/串行

2.4.7 溢出的处理

2.5 高性能信号处理的难点和技巧

2.5.1 设计目标

2.5.2 实现成本

2.5.3 设计优化

第3章 数值的表示和运算

3.1 整数的表示方法

3.1.1 二进制原码格式

3.1.2 二进制反码格式

3.1.3 二进制补码格式

3.2 整数加法运算的HDL描述

3.2.1 无符号数加法运算的HDL描述

3.2.2 有符号数加法运算的HDL描述

3.3 整数减法运算的HDL描述

3.3.1 无符号数减法运算的HDL描述

3.3.2 有符号数减法运算的HDL描述

3.4 整数乘法运算的HDL描述

3.4.1 无符号数乘法运算的HDL描述

3.4.2 有符号数乘法运算的HDL描述

3.5 整数除法运算的HDL描述

3.5.1 无符号数除法运算的HDL描述

3.5.2 有符号数除法运算的HDL描述

3.6 定点数的表示方法

3.6.1 定点二进制数格式

3.6.2 定点数的量化方法

3.6.3 数据的标定

3.6.4 归一化处理

3.6.5 小数部分截断

3.6.6 一种不同的方法：Trounding

3.6.7 定点数运算的HDL描述库

3.7 定点数加法运算的HDL描述

3.7.1 无符号定点数加法运算的HDL描述

3.7.2 有符号定点数加法运算的HDL描述

3.8 定点数减法运算的HDL描述

3.8.1 无符号定点数减法运算的HDL描述

3.8.2 有符号定点数减法运算的HDL描述

3.9 定点数乘法运算的HDL描述

3.9.1 无符号定点数乘法运算的HDL描述

3.9.2 有符号定点数乘法运算的HDL描述

3.10 定点数除法运算的HDL描述

3.10.1 无符号定点数除法运算的HDL描述

3.10.2 有符号定点数除法运算的HDL描述

3.11 浮点数的表示方法

3.11.1 浮点数的格式

3.11.2 浮点数的短指数表示

3.12 浮点数运算的HDL描述

3.12.1 单精度浮点数加法运算的HDL描述

3.12.2 单精度浮点数减法运算的HDL描述

3.12.3 单精度浮点数乘法运算的HDL描述

3.12.4 单精度浮点数除法运算的HDL描述

3.13 浮点数运算IP核的应用

3.13.1 浮点IP核的功能

3.13.2 建立新的设计工程

3.13.3 浮点IP核实例的生成

3.13.4 例化IP核实例

3.13.5 生成测试平台文件

3.13.6 设计的仿真

第4章 Intel FPGA数字信号处理工具

4.1 Intel FPGA模型设计基础

4.1.1 用于Intel FPGA设计结构的DSP Builder

4.1.2 用于Intel FPGA库的DSP Builder

4.1.3 用于Intel FPGA器件所支持的DSP Builder

4.1.4 DSP Builder设计流程

4.2 信号处理模型的构建和仿真

4.2.1 启动DSP Builder工具

4.2.2 获取DSP Builder设计实例帮助

4.2.3 DSP Builder菜单选项介绍

4.2.4 DSP Builder中的一些基本概念

4.2.5 构建数字信号处理模型

4.2.6 创建设计子系统

4.2.7 设置模型参数

4.2.8 信号处理模型的Simulink仿真

4.2.9 信号处理模型的ModelSim仿真

4.2.10 查看设计中所使用的资源

4.2.11 打开Quartus Prime设计工程

4.2.12 C++软件模型验证设计

4.3 信号处理模型的硬件验证

4.3.1 硬件验证

4.3.2 使用环路系统的硬件验证

4.4 包含处理器总线接口的模型设计

4.4.1 在DSP Builder设计中分配基地址

4.4.2 添加DSP Builder设计到Platform Designer系统

4.4.3 使用处理器更新寄存器

4.5 DSP Builder HDL导入设计

4.5.1 实现原理

4.5.2 打开DSP Builder工具

4.5.3 建立新的设计模型

4.5.4 执行协同仿真

4.6 基于HLS构建和验证算法模型

4.6.1 构建C++模型和测试平台

4.6.2 设置高级综合编译器

4.6.3 运行高级综合编译器

4.6.4 查看高级设计报告

4.6.5 查看元器件RTL仿真波形

第5章 CORDIC算法原理及实现

5.1 CORDIC算法原理

5.1.1 圆坐标系旋转

5.1.2 线性坐标系旋转

5.1.3 双曲线坐标系旋转

5.1.4 CORDIC算法通用表达式

5.2 CORDIC循环和非循环结构硬件实现原理

5.2.1 CORDIC循环结构原理和实现方法

5.2.2 CORDIC非循环结构的实现原理

5.2.3 实现CORDIC的非循环的流水线结构

5.3 向量幅度的计算

5.4 CORDIC算法的模型实现

5.4.1 CORDIC算法收敛性原理

5.4.2 CORDIC象限映射实现

5.4.3 向量模式下的CORDIC迭代实现

5.4.4 旋转模式的CORDIC迭代实现

5.5 CORDIC子系统的模型实现

5.5.1 CORDIC单元的设计

5.5.2 参数化CORDIC单元

5.5.3 旋转后标定的实现

5.5.4 旋转后的象限解映射

5.6 圆坐标系算术功能的模型实现

5.6.1 反正切的实现

5.6.2 正弦和余弦的实现

5.6.3 向量幅度的计算

5.7 流水线技术的CORDIC模型实现

5.7.1 带有流水线并行阵列的实现

5.7.2 串行结构实现

5.8 向量幅度精度的研究

5.8.1 CORDIC向量幅度精度控制

5.8.2 CORDIC向量幅度精度比较

5.9 调用CORDIC块的模型实现

5.10 CORDIC算法的HLS实现

5.10.1 CORDIC算法的C++描述

5.10.2 HLS转换设计

5.10.3 优化设计

第6章 离散傅里叶变换原理及实现

6.1 模拟周期信号的分析：傅里叶级数

6.2 模拟非周期信号的分析：傅里叶变换

6.3 离散序列的分析：离散傅里叶变换

6.3.1 离散傅里叶变换推导

6.3.2 频率离散化推导

6.3.3 DFT的窗效应

6.4 短时傅里叶变换

6.5 离散傅里叶变换的运算量

6.6 离散傅里叶算法的模型实现

6.6.1 系统模型结构

6.6.2 分析复数乘法

6.6.3 分析复数加法

6.6.4 运行设计

第7章 快速傅里叶变换原理及实现

7.1 快速傅里叶变换的发展

7.2 Danielson-Lanczos引理

7.3 按时间抽取的基-2 FFT算法

7.4 按频率抽取的基-2 FFT算法

7.5 Cooley-Tuckey算法

7.6 基-4和基-8的FFT算法

7.7 FFT计算中的字长

7.8 基于MATLAB的FFT的分析

7.9 基于模型的FFT设计与实现

7.10 基于IP核的FFT实现

7.10.1 FFT IP库

7.10.2 启动DSP Builder工具

7.10.3 构建设计模型

7.10.4 配置模型参数

7.10.5 运行和分析仿真结果

7.11 基于C和HLS的FFT建模与实现

7.11.1 创建新的设计工程

7.11.2 创建设计源文件

7.11.3 设计编译和处理

7.11.4 设计的高级综合

7.11.5 添加循环展开用户策略

7.11.6 添加存储器属性用户策略

第8章 离散余弦变换原理及实现

8.1 切比雪夫多项式

8.2 DCT的起源和发展

8.3 DCT和DFT的关系

8.4 二维DCT变换原理

8.4.1 二维DCT变换原理

8.4.2 二维DCT实现方法

8.5 二维DCT变换的HLS实现

8.5.1 创建新的设计工程

8.5.2 创建设计文件

8.5.3 验证C++模型

8.5.4 设计综合

8.5.5 查看综合结果

8.5.6 运行RTL仿真

8.5.7 添加循环合并命令

8.5.8 添加存储器属性命令

8.5.9 添加循环展开命令

第9章 FIR和IIR滤波器原理及实现

9.1 模拟到数字滤波器的转换

9.1.1 微分方程近似

9.1.2 双线性交换

9.2 数字滤波器的分类和应用

9.3 FIR数字滤波器的原理和结构

9.3.1 FIR数字滤波器的特性

9.3.2 FIR滤波器的设计规则

9.4 IIR数字滤波器的原理和结构

9.4.1 IIR数字滤波器的原理

9.4.2 IIR数字滤波器的模型

9.4.3 IIR数字滤波器的z域分析

9.4.4 IIR数字滤波器的性能及稳定性

9.5 DA FIR数字滤波器的设计

9.5.1 DA FIR数字滤波器的设计原理

9.5.2 启动DSP Builder

9.5.3 添加和配置信号源子系统

9.5.4 添加和配置移位寄存器子系统

9.5.5 添加和配置位选择子系统

9.5.6 添加和配置查找表子系统

9.5.7 添加和配置加法器子系统

9.5.8 添加和配置缩放比例加法器子系统

9.5.9 添加和配置系统控制模块

9.6 串行MAC FIR数字滤波器的设计

9.6.1 串行和并行MAC FIR数字滤波器的原理

9.6.2 串行MAC FIR数字滤波器的结构

9.6.3 串行MAC FIR数字滤波器设计要求

9.6.4 12×8乘和累加器子系统的设计

9.6.5 数据控制逻辑子系统设计

9.6.6 地址生成器子系统的设计

9.6.7 完整串行MAC FIR数字滤波器模型的设计

9.7 基于FIR IP核的滤波器设计

9.7.1 SingleRateFIR IP原理

9.7.2 建立新的设计模型

9.7.3 构建基于SingleRateFIR块的滤波器模型

9.8 FIR数字滤波器的C++描述和HLS实现

9.8.1 设计原理

9.8.2 创建新的设计工程

9.8.3 创建设计文件

9.8.4 验证C++模型

9.8.5 设计综合

9.8.6 查看综合结果

9.8.7 设计优化：添加存储器属性命令

9.8.8 设计优化：添加循环展开命令

9.9 基于模型的IIR滤波器设计

9.9.1 Elliptic型IIR滤波器原理

9.9.2 获取Elliptic型IIR滤波器的系数和特性

9.9.3 建立新的设计模型

9.9.4 构建Elliptic型IIR滤波器模型

第10章 重定时信号流图原理及实现

10.1 信号流图基本概念

10.1.1 标准形式FIR信号流图

10.1.2 关键路径和延迟

10.2 割集重定时及规则

10.2.1 割集重定时概念

10.2.2 割集重定时规则1

10.3 不同形式的FIR滤波器

10.3.1 转置形式的FIR滤波器

10.3.2 脉动形式的FIR滤波器

10.3.3 包含流水线乘法器的脉动FIR滤波器

10.3.4 FIR滤波器SFG乘法器流水线

10.4 FIR滤波器构建块

10.4.1 带加法器树的FIR滤波器

10.4.2 加法器树的流水线

10.4.3 对称FIR滤波器

10.5 标准形式和脉动形式FIR滤波器的实现

10.5.1 标准形式FIR滤波器模型的实现

10.5.2 脉动形式FIR滤波器模型的实现（一）

10.5.3 脉动形式FIR滤波器模型的实现（二）

第11章 多速率信号处理原理及实现

11.1 多速率信号处理的一些需求

11.1.1 信号重构

11.1.2 数字下变频

11.1.3 子带处理

11.1.4 提高分辨率

11.2 多速率操作

11.2.1 采样率转换

11.2.2 多相技术

11.2.3 高级重采样技术

11.3 多速率信号处理的典型应用

11.3.1 分析和合成滤波器

11.3.2 通信系统的应用

11.4 多相FIR滤波器的原理和实现

11.4.1 FIR滤波器的分解

11.4.2 Noble Identity

11.4.3 多相抽取和插值的实现

11.5 直接和多相插值器的设计

11.5.1 直接插值器的设计

11.5.2 多相插值器的设计

11.6 直接和多相抽取器的设计

11.6.1 直接抽取器的设计

11.6.2 构建多相抽取器模型

11.7 抽取和插值IP核原理和系统设计

11.7.1 DecimatingFIR IP核原理和系统设计

11.7.2 InterpolatingFIR IP核原理和系统设计

第12章 多通道FIR滤波器原理及实现

12.1 割集重定时规则2

12.2 割集重定时规则2的应用

12.2.1 通过共享SFG提高效率

12.2.2 输入和输出多路复用

12.2.3 三通道滤波器的例子

12.3 多通道并行滤波器的实现

12.3.1 多独立通道并行滤波器设计

12.3.2 多共享通道并行滤波器设计

12.4 多通道串行滤波器的实现

第13章 其他类型数字滤波器原理及实现

13.1 滑动平均滤波器原理及结构

13.1.1 滑动平均一般原理

13.1.2 8个权值滑动平均结构及特性

13.1.3 9个权重滑动平均结构及特性

13.1.4 滑动平均滤波器的转置结构

13.2 微分器和积分器原理及特性

13.2.1 微分器原理及特性

13.2.2 积分器原理及特性

13.3 积分梳状滤波器原理及特性

13.4 中频调制信号产生和解调

13.4.1 产生中频调制信号

13.4.2 解调中频调制信号

13.4.3 CIC提取基带信号

13.4.4 CIC滤波器的衰减及修正

13.5 CIC滤波器实现方法

13.6 CIC滤波器位宽确定

13.6.1 CIC抽取滤波器位宽确定

13.6.2 CIC插值滤波器位宽确定

13.7 CIC滤波器的锐化

13.7.1 SCIC滤波器的特性

13.7.2 ISOP滤波器的特性

13.8 CIC滤波器的递归和非递归结构

13.9 基于模型的CIC滤波器实现

13.9.1 单级定点CIC滤波器的设计

13.9.2 滑动平均滤波器的设计

13.9.3 多级定点CIC滤波器的设计

13.9.4 定点和浮点CIC多级滤波器的设计

13.9.5 CIC抽取滤波器的设计

13.9.6 CIC插值滤波器的设计

13.10 DecimatingCIC和InterpolatingCIC IP核原理及应用

13.10.1 DecimatingCIC IP核原理及应用

13.10.2 InterpolatingCIC IP核原理及应用

反侵权盗版声明