（1）Verilog HDL进阶 ：通过介绍Verilog HDL中的用户自定义原语、指定块、时序检查、SDF逆向注解和VCD文件，使读者对于Verilog HDL在行为仿真和时序仿真中的重要作用有进一步的认识，并通过介绍在ModelSim软件中安装仿真库方法的讲解，使读者能够查看并理解高云的综合后仿真库和时序仿真库的原理。（2）协同设计方法： 通过西门子的ModelSim软件和高云的GAO在线逻辑分析软件工具，以更加直观的视角呈现运算单元、CPU内核和SoC系统的工作原理，将软件和硬件的协同设计、协同仿真和协同调试融入到本书的知识点中。（3）内容丰富 ：本书内容涵盖了Verilog HDL规范进阶、加法器和减法器的设计和验证、乘法器和除法器的设计和验证、浮点运算器的设计和验证、Codescape的下载安装和使用指南、单周期MIPS系统的设计与验证、多周期MIPS系统的设计和验证，以及流水线MIPS系统的设计和验证。
售 价：¥
纸质售价：¥79.00购买纸书
6.4
温馨提示：数字商品不支持退换货，不提供源文件，不支持导出打印
为你推荐
内容提要
前 言
第1章 Verilog HDL规范进阶
1.1 Verilog HDL用户自定义原语
1.2 Verilog HDL指定块
1.3 Verilog HDL时序检查
1.4 Verilog HDL SDF逆向注解
1.5 Verilog HDL的VCD文件
1.6 编译高云FPGA仿真库
第2章 加法器和减法器的设计和验证
2.1 加法器的设计
2.2 减法器的设计
2.3 单个加法器实现加法和减法运算
第3章 乘法器和除法器的设计和验证
3.1 乘法器的设计和验证
3.2 除法器的设计和验证
第4章 浮点运算器的设计和验证
4.1 浮点数的表示方法
4.2 调用浮点库的浮点数运算的实现和验证
第5章 Codescape的下载安装和使用指南
5.1 Codescape工具的功能
5.2 Codescape工具的下载和安装
5.3 Codescape的设计流程
第6章 单周期MIPS系统的设计和验证
6.1 MIPS实现的指令功能
6.2 单周期MIPS系统的设计
6.3 生成并添加存储器初始化文件
6.4 单周期MIPS系统的验证
6.5 单周期MIPS系统添加外设的设计
6.6 单周期MIPS系统添加外设的验证
6.7 单周期MIPS核添加协处理器的设计
6.8 单周期MIPS核添加协处理器的验证
第7章 多周期MIPS系统的设计和验证
7.1 设计背景
7.2 设计关键问题
7.3 多周期MIPS系统的设计
7.4 多周期MIPS系统的验证
第8章 流水线MIPS系统的设计和验证
8.1 流水线概述
8.2 流水线MIPS系统的设计
8.3 流水线MIPS系统的验证
8.4 流水线MIPS系统添加协处理器的设计
8.5 流水线MIPS系统添加协处理器的验证
8.6 AHB-Lite总线架构和时序
8.7 流水线MIPS系统添加外设的设计
8.8 流水线MIPS系统添加外设的验证
买过这本书的人还买过
读了这本书的人还在读
同类图书排行榜
购物车
个人中心
