数字调制解调技术的MATLAB与FPGA实现(第3版)电子书

内容简介

作者简介

前言

第1章 数字通信及FPGA概述

1.1 数字通信系统概述

1.1.1 数字通信的一般处理流程

1.1.2 本书讨论的通信系统模型

1.1.3 数字通信发展概述

1.2 FPGA的结构和工作原理

1.2.1 FPGA的结构

1.2.2 FPGA的工作原理

1.2.3 IP核的概念

1.3 FPGA在数字信号处理中的应用

1.4 AMD器件简介

1.4.1 AMD系列器件概览

1.4.2 7系列FPGA芯片简介

1.5 FPGA数字信号处理开发板CXD720

1.6 本章小结

参考文献

第2章 设计语言及开发环境介绍

2.1 Verilog HDL简介

2.1.1 HDL

2.1.2 Verilog HDL

2.1.3 本书中的Verilog HDL代码设计原则

2.2 FPGA设计流程

2.3 Vivado的开发步骤

2.3.1 流水灯电路的功能

2.3.2 流水灯电路的设计输入与实现

2.3.3 程序下载

2.4 MATLAB

2.5 MATLAB的常用信号处理函数

2.5.1 常用的信号产生函数

2.5.2 常用的信号分析函数

2.6 MATLAB与Vivado的联合应用

2.7 本章小结

参考文献

第3章 FPGA实现数字信号处理设计基础

3.1 数的表示

3.1.1 莱布尼茨与二进制

3.1.2 定点数

3.1.3 浮点数

3.2 FPGA中数的运算

3.2.1 加/减法运算

3.2.2 乘法运算

3.2.3 除法运算

3.2.4 有效数据位的运算

3.3 有限字长效应

3.3.1 有限字长效应的产生因素

3.3.2 A/D转换的有限字长效应

3.3.3 数字滤波器系数的有限字长效应

3.3.4 滤波器运算中的有限字长效应

3.4 本章小结

参考文献

第4章 FIR滤波器的原理及Verilog HDL设计

4.1 滤波器概述

4.1.1 滤波器的分类

4.1.2 滤波器的特征参数

4.2 FIR滤波器的MATLAB设计

4.2.1 采用fir1（）函数进行设计

4.2.2 采用kaiserord（）函数进行设计

4.2.3 采用fir2（）函数进行设计

4.2.4 采用firpm（）函数进行设计

4.3 FIR滤波器的实现结构

4.3.1 串行结构

4.3.2 并行结构

4.3.3 分布式结构

4.3.4 不同结构的性能对比分析

4.4 FIR滤波器系数的量化方法

4.4.1 常规FIR滤波器系数的量化原理

4.4.2 滤波器系数量化前后的性能对比

4.5 并行结构滤波器的FIR核设计

4.5.1 新建FIR核并完成参数设置

4.5.2 并行结构FIR滤波器的仿真

4.6 串行结构滤波器的FIR核设计

4.6.1 改进的滤波器系数量化方法

4.6.2 滤波器系数文件的MATLAB设计

4.6.3 串行结构低通FIR滤波器的FIR核设计

4.7 FIR核滤波器的板载测试

4.7.1 硬件接口电路及板载测试程序

4.7.2 板载测试验证

4.8 本章小结

参考文献

第5章 ASK调制解调技术的FPGA实现

5.1 ASK调制解调原理

5.1.1 二进制ASK信号的产生

5.1.2 2ASK信号的解调

5.1.3 2ASK系统的性能

5.1.4 多进制ASK

5.2 ASK信号的MATLAB仿真

5.3 ASK信号的FPGA实现

5.3.1 FPGA实现模型及参数说明

5.3.2 ASK信号的Verilog HDL设计

5.3.3 ASK信号的仿真测试

5.4 ASK解调技术的MATLAB仿真

5.5 ASK解调技术的FPGA实现

5.5.1 FPGA实现模型及参数说明

5.5.2 ASK信号解调的Verilog HDL设计

5.5.3 采用文件I/O方法仿真ASK解调电路

5.6 符号判决门限的FPGA实现

5.6.1 确定ASK解调后的判决门限

5.6.2 判决门限模块的Verilog HDL设计

5.6.3 FPGA实现后的仿真测试

5.7 ASK调制解调系统的联合仿真

5.7.1 ASK调制解调系统的Verilog HDL设计

5.7.2 ASK调制解调系统的仿真测试

5.8 ASK调制解调系统的板载测试

5.8.1 ASK调制解调系统的板载测试需求

5.8.2 位同步技术的工作原理及程序接口

5.8.3 帧同步技术的工作原理及程序接口

5.8.4 板载测试程序顶层模块设计

5.8.5 数据发送模块设计

5.8.6 数据接收模块设计

5.8.7 板载测试验证

5.9 本章小结

参考文献

第6章 FSK调制解调技术的FPGA实现

6.1 FSK调制解调原理

6.1.1 FSK信号的时域表示

6.1.2 相关系数与频谱特性

6.1.3 非相干解调的原理

6.1.4 相干解调的原理

6.1.5 解调方法的应用条件分析

6.2 FSK调制解调的MATLAB仿真

6.2.1 不同调制指数的FSK信号的仿真

6.2.2 非相干解调FSK的仿真

6.2.3 相干解调FSK的仿真

6.3 FSK信号的FPGA实现

6.3.1 FSK信号的产生方法

6.3.2 FSK信号的Verilog HDL设计

6.3.3 FPGA实现后的仿真测试

6.4 FSK解调的FPGA实现

6.4.1 解调模型及参数设计

6.4.2 FSK解调的Verilog HDL设计

6.4.3 FPGA实现后的仿真测试

6.5 FSK调制解调系统的板载测试

6.5.1 硬件接口电路及板载测试程序

6.5.2 板载测试验证

6.6 本章小结

参考文献

第7章 MSK调制解调技术的FPGA实现

7.1 MSK信号的产生原理

7.1.1 MSK信号的时域特征

7.1.2 MSK信号的频谱特性

7.1.3 MSK信号的产生方法

7.2 MSK信号的FPGA实现

7.2.1 实例参数及模型设计

7.2.2 MSK信号的仿真

7.3 MSK解调原理

7.3.1 延迟差分解调

7.3.2 平方环相干解调

7.4 MSK解调的MATLAB仿真

7.4.1 仿真模型及参数说明

7.4.2 平方环解调MSK的MATLAB仿真

7.5 平方环的FPGA实现

7.5.1 锁相环的工作原理

7.5.2 平方环的工作原理

7.5.3 平方环性能参数设计

7.5.4 平方环的Verilog HDL设计

7.5.5 FPGA实现后的仿真测试

7.6 MSK解调的FPGA实现

7.6.1 MSK解调环路参数设计

7.6.2 顶层模块的Verilog HDL设计

7.6.3 脉冲成形及解调模块的Verilog HDL设计

7.6.4 FPGA实现后的仿真测试

7.7 MSK调制解调系统的板载测试

7.7.1 硬件接口电路及板载测试程序

7.7.2 板载测试验证

7.8 本章小结

参考文献

第8章 PSK调制解调技术的FPGA实现

8.1 DPSK调制解调电路的FPGA实现

8.1.1 DPSK信号的调制原理

8.1.2 用Costas环解调DPSK信号

8.1.3 DPSK调制电路的Verilog HDL设计

8.1.4 DPSK调制解调电路的仿真测试

8.1.5 DPSK解调电路的板载测试

8.2 DQPSK信号的调制解调原理及MATLAB仿真

8.2.1 QPSK信号的调制原理

8.2.2 双比特码元差分编/解码的原理

8.2.3 DQPSK信号的解调原理

8.2.4 DQPSK调制解调的MATLAB仿真

8.3 DQPSK信号的FPGA实现

8.3.1 差分编/解码的Verilog HDL设计

8.3.2 DQPSK信号的Verilog HDL设计

8.4 DQPSK信号解调的FPGA实现

8.4.1 极性Costas环的Verilog HDL设计

8.4.2 FPGA实现后的仿真测试

8.4.3 调整跟踪策略以获取良好的跟踪性能

8.4.4 DQPSK解调电路的板载测试

8.5 本章小结

参考文献

第9章 QAM调制解调技术的FPGA实现

9.1 QAM调制解调原理

9.1.1 QAM调制解调系统的组成

9.1.2 差分编码与星座映射

9.1.3 QAM调制解调的MATLAB仿真

9.2 QAM信号的FPGA实现

9.2.1 编码映射模块的Verilog HDL设计

9.2.2 解码模块的Verilog HDL设计

9.2.3 QAM编/解码模块FPGA实现后的仿真测试

9.2.4 QAM信号的Verilog HDL设计

9.3 QAM载波同步的FPGA实现

9.3.1 QAM载波同步的原理

9.3.2 极性判决算法载波同步的Verilog HDL设计

9.3.3 极性判决算法载波同步电路的仿真测试

9.3.4 基于极性判决算法的QAM调制解调的仿真测试

9.3.5 DD算法载波同步的Verilog HDL设计

9.4 本章小结

参考文献