EDA技术及应用实践电子书

内容简介

前言

1 EDA技术概述

1.1 EDA技术及发展

1.1.1 CAD阶段

1.1.2 CAE阶段

1.1.3 EDA阶段

1.1.4 EDA技术特征

1.1.5 EDA技术优势

1.1.6 EDA技术发展趋势

1.2 EDA设计流程

1.2.1 自底向上设计

1.2.2 自顶向下设计

1.3 数字系统设计流程

1.3.1 设计输入

1.3.2 综合

1.3.3 布局布线

1.3.4 仿真

1.3.5 编程配置

1.4 硬件描述语言

1.5 可编辑逻辑器件

1.5.1 PLD分类

1.5.2 PROM

1.5.3 PLA

1.5.4 PAL

1.5.5 GAL

1.5.6 CPLD

1.5.7 FPGA

1.5.8 CPLD与FPGA的区别

1.6 FPGA技术的发展现状及动态

1.6.1 FPGA技术的发展现状

1.6.2 FPGA技术未来的发展动态

1.7 常用的EDA工具

1.8 习题

2 Verilog HDL基础知识

2.1 什么是Verilog HDL

2.2 Verilog HDL的主要特征

2.3 Verilog HDL程序模块结构

2.3.1 模块声明

2.3.2 端口定义

2.3.3 I/O说明

2.3.4 内部信号声明

2.3.5 功能定义

2.4 Verilog HDL的词法

2.4.1 标识符、空白符和注释

2.4.2 常量

2.4.3 变量

2.5 Verilog HDL的运算符

2.5.1 算术运算符

2.5.2 逻辑运算符

2.5.3 关系运算符

2.5.4 等值运算符

2.5.5 位运算符

2.5.6 缩减运算符

2.5.7 移位运算符

2.5.8 条件运算符

2.5.9 位并接运算符

2.5.10 运算符的优先级

2.6 Verilog HDL的基本语句

2.6.1 赋值语句

2.6.2 条件语句

2.6.3 循环语句

2.6.4 结构声明语句

2.6.5 编译预处理语句

2.7 Verilog数字系统的设计风格

2.7.1 结构描述方式

2.7.2 行为描述方式

2.7.3 数据流描述方式

2.8 习题

3 组合逻辑电路Verilog设计

3.1 Verilog HDL门级建模

3.1.1 常用门级说明

3.1.2 门级模块调用

3.1.3 门级结构描述实现组合逻辑电路

3.2 Verilog HDL数据流建模

3.2.1 连续赋值语句

3.2.2 利用连续赋值语句描述简单的数字电路

3.3 Verilog HDL的行为级建模

3.3.1 过程语句

3.3.2 语句块

3.4 分层次电路设计方法

3.4.1 设计方法

3.4.2 模块实例引用语句

3.5 常用的组合电路设计

3.5.1 基本门电路设计

3.5.2 三态门电路设计

3.5.3 半加器电路设计

3.5.4 4选1选择器电路设计

3.5.5 编码器电路设计

3.5.6 译码器电路设计

3.6 习题

4 时序逻辑电路Verilog设计

4.1 时序电路建模基础

4.1.1 时序电路的建模方式

4.1.2 阻塞型赋值语句

4.1.3 非阻塞型赋值语句

4.1.4 事件控制语句

4.2 触发器

4.2.1 基本触发器

4.2.2 异步复位和时钟使能的D触发器

4.2.3 同步复位控制的D触发器

4.3 锁存器

4.3.1 基本锁存器

4.3.2 含清0控制的锁存器

4.3.3 If结构不完整

4.3.4 case结构不完整

4.4 移位寄存器

4.4.1 8位移位寄存器

4.4.2 16位环形移位寄存器

4.4.3 串行输入并行输出寄存器

4.4.4 并行输入串行输出移位寄存器

4.5 计数器

4.5.1 4位二进制数加法计数器

4.5.2 异步复位同步计数使能和可预置型十进制计数器

4.5.3 环形计数器

4.5.4 约翰逊计数器

4.6 习题

5 有限状态机Verilog设计

5.1 有限状态机的基本概念

5.1.1 有限状态机的基本结构

5.1.2 有限状态机的分类

5.1.3 有限状态机的状态图表示法

5.1.4 有限状态机的设计步骤

5.2 有限状态机的描述方法

5.2.1 状态图的建立过程

5.2.2 状态图的描述方法

5.3 有限状态机的状态编码

5.4 有限状态机的设计举例

5.4.1 自动售货机设计

5.4.2 交通灯控制设计

5.4.3 A/D采样控制设计

5.5 习题

6 深度神经网络FPGA设计

6.1 人工智能、机器学习和深度学习

6.2 神经网络的基本原理

6.2.1 神经元的基本原理

6.2.2 神经网络的基本原理

6.3 神经网络

6.3.1 全连接神经网络

6.3.2 卷积神经网络

6.3.3 卷积神经网络举例

6.4 卷积神经网络的设计

6.4.1 卷积算子设计

6.4.2 全连接算子设计

6.4.3 池化算子设计

6.5 基于HLS的手写体识别设计

6.5.1 神经网络的搭建与训练

6.5.2 神经网络权重提取

6.5.3 FPGA上神经网络的搭建与推理

6.6 当前挑战和未来展望

7 Quartus Prime软件应用

7.1 概述

7.2 Quartus Prime软件下载和安装

7.2.1 Quartus Prime软件下载

7.2.2 Quartus Prime软件安装

7.3 Quartus Prime软件基本使用流程

7.3.1 创建工程

7.3.2 创建项目

7.3.3 RTL视图

7.3.4 ModelSim波形仿真

7.3.5 University Program VWF波形仿真

8 仿真验证与Testbench编写

8.1 Verilog电路仿真和验证概述

8.2 Verilog测试程序设计基础

8.2.1 Testbech及其结构

8.2.2 测试平台举例

8.3 与仿真相关的系统任务

8.3.1 $display和$write

8.3.2 $monitor和$stobe

8.3.3 $time和$reltime

8.3.4 $finish和$stop

8.3.5 $readmemh和$readmem

8.3.6 $random

8.4 典型测试向量的设计

8.4.1 变量初始化

8.4.2 数据信号测试向量的产生

8.4.3 时钟信号测试向量的产生

8.4.4 总线信号测试向量的产生

9 数字系统设计应用实践

9.1 加法器原理图设计及波形仿真

9.1.1 加法器原理介绍

9.1.2 半加器设计实现

9.1.3 全加器设计实现

9.2 计数器Verilog设计及Testbench仿真

9.2.1 输入文件

9.2.2 编译与综合

9.2.3 仿真测试

9.3 流水灯ModelSim设计及仿真

9.3.1 建立ModelSim工程

9.3.2 编译仿真文件

9.3.3 配置仿真环境

9.4 分频器设计及仿真

9.4.1 偶数分频器

9.4.2 奇数分频器

9.4.3 半分频器

9.4.4 仿真测试

9.5 音乐蜂鸣器设计及仿真

9.5.1 设计的基本原理

9.5.2 Verilog设计实现

9.5.3 仿真测试

9.6 呼吸灯设计与仿真

9.6.1 设计的基本原理

9.6.2 Verilog设计实现

9.6.3 仿真测试

9.7 红外线遥控系统的设计

9.7.1 设计的基本原理

9.7.2 Verilog设计实现

9.7.3 仿真测试

9.8 宏功能模块/IP核的应用

9.8.1 IP核的定义及存在形式

9.8.2 十二进制加法计数器

9.8.3 LPM_RAM宏模块的设置与使用

10 人工智能边缘实验基础平台介绍

10.1 概述

10.1.1 产品特点

10.1.2 主要用途以及使用场景

10.1.3 为客户带来的价值

10.1.4 传统教学的延伸与拓展

10.1.5 产品形态

10.1.6 远程调试工具

10.2 系统结构

10.3 安装及环境部署

10.3.1 部署方式A：配合云管系统

10.3.2 部署方式B：不配合云管系统

10.4 管理软件

10.4.1 登录界面

10.4.2 开发板状态统计

10.4.3 节点管理

10.4.4 FPGA开发板管理

10.4.5 告警

10.4.6 用户管理

10.4.7 实验管理平台对接

11 EDA基础实验

11.1 数据选择器实验

11.1.1 实验目的

11.1.2 实验环境

11.1.3 实验内容

11.1.4 实验原理

11.1.5 实验步骤

11.2 3-8译码器实验

11.2.1 实验目的

11.2.2 实验环境

11.2.3 实验内容

11.2.4 实验原理

11.2.5 实验步骤

11.3 D触发器实验

11.3.1 实验目的

11.3.2 实验环境

11.3.3 实验内容

11.3.4 实验原理

11.3.5 实验步骤

11.4 串行数据检测器实验

11.4.1 实验目的

11.4.2 实验环境

11.4.3 实验内容

11.4.4 实验原理

11.4.5 实验步骤

11.5 顺序脉冲发生器实验

11.5.1 实验目的

11.5.2 实验环境

11.5.3 实验内容

11.5.4 实验原理

11.5.5 实验步骤

11.6 序列信号发生器实验

11.6.1 实验目的

11.6.2 实验环境

11.6.3 实验内容

11.6.4 实验原理

11.6.5 实验步骤

11.7 分频器实验

11.7.1 实验目的

11.7.2 实验环境

11.7.3 实验内容

11.7.4 实验原理

11.7.5 实验步骤

附录A Verilog关键字总结

参考文献