数字通信同步技术的MATLAB与FPGA实现(第3版)电子书

内容简介

作者简介

前言

第1章 同步技术的概念及FPGA基础

1.1 数字通信中的同步技术

1.2 同步技术的实现方法

1.2.1 两种不同的实现原理

1.2.2 常用的工程实现途径

1.3 FPGA概念及其在信号处理中的应用

1.3.1 基本概念及发展历程

1.3.2 FPGA的结构和工作原理

1.3.3 FPGA在数字信号处理中的应用

1.4 AMD器件简介

1.4.1 AMD系列器件概览

1.4.2 7系列FPGA芯片简介

1.5 FPGA数字信号处理板CXD720

1.6 小结

第2章 FPGA实现数字信号处理基础

2.1 数的表示

2.1.1 莱布尼茨与二进制

2.1.2 定点数表示法

2.1.3 浮点数表示法

2.2 FPGA中数的运算

2.2.1 加减法运算

2.2.2 乘法运算

2.2.3 除法运算

2.2.4 有效数据位的计算

2.3 有限字长效应

2.3.1 有限字长效应的产生因素

2.3.2 AD转换的有限字长效应

2.3.3 数字滤波器系数的有限字长效应

2.3.4 数字滤波器运算中的有限字长效应

2.4 小结

第3章 锁相环工作原理及应用

3.1 锁相环的工作原理

3.1.1 锁相环的模型

3.1.2 锁定与跟踪的概念

3.1.3 锁相环的基本性能要求

3.2 锁相环的组成

3.2.1 鉴相器

3.2.2 环路滤波器

3.2.3 压控振荡器

3.3 锁相环的动态方程

3.3.1 非线性相位模型

3.3.2 线性相位模型

3.3.3 锁相环的传递函数

3.4 锁相环的性能分析

3.4.1 暂态信号响应

3.4.2 频率响应

3.4.3 稳定性

3.4.4 非线性跟踪性能

3.4.5 捕获性能

3.4.6 噪声性能

3.5 锁相环的应用

3.5.1 环路的两种跟踪状态

3.5.2 调频解调器

3.5.3 调相解调器

3.5.4 调幅信号的相干解调器

3.5.5 锁相调频器

3.5.6 锁相调相器

3.6 小结

第4章 一阶锁相环电路FPGA设计

4.1 一阶锁相环的基本参数

4.2 一阶锁相环的数字化模型

4.2.1 工程实例需求

4.2.2 数字鉴相器

4.2.3 DDS

4.2.4 计算环路增益

4.3 数字滤波器设计

4.4 一阶锁相环的Verilog HDL设计

4.4.1 新建FPGA工程

4.4.2 数字乘法器设计

4.4.3 数字滤波器设计

4.4.4 DDS设计

4.4.5 顶层文件设计

4.5 一阶锁相环的仿真测试

4.5.1 测试程序设计

4.5.2 确定锁定后的同相支路信号

4.5.3 仿真分析环路的捕获带宽

4.5.4 对环路增益的几点讨论

4.6 一阶锁相环的板载测试

4.6.1 硬件接口电路

4.6.2 板载测试程序

4.6.3 板载测试验证

4.7 小结

第5章 二阶锁相环载波同步电路FPGA设计

5.1 载波同步的原理

5.1.1 载波同步的概念及实现方法

5.1.2 锁相环的工作方式

5.2 二阶锁相环的数字化模型

5.2.1 数字环路滤波器

5.2.2 DDS

5.2.3 数字锁相环的动态方程

5.3 输入信号建模与仿真

5.3.1 工程实例需求

5.3.2 输入信号模型

5.3.3 输入信号的MATLAB仿真

5.4 载波同步环的参数设计

5.4.1 总体性能参数设计

5.4.2 数字鉴相器设计

5.4.3 数字环路滤波器及DDS设计

5.5 载波同步环的FPGA实现

5.5.1 顶层模块的Verilog HDL实现

5.5.2 数字环路滤波器的Verilog HDL实现

5.6 载波同步环的仿真测试

5.6.1 采用“文件IO”方法设计测试激励文件

5.6.2 MATLAB生成测试数据

5.6.3 不同参数输入信号的仿真测试

5.6.4 关于载波同步环参数的讨论

5.7 载波同步环的板载测试

5.7.1 硬件接口电路

5.7.2 板载测试程序

5.7.3 板载测试验证

5.8 小结

第6章 平方环载波同步的FPGA实现

6.1 平方环工作原理

6.1.1 典型平方环工作原理

6.1.2 改进的平方环工作原理

6.2 输入信号建模与仿真

6.2.1 工程实例需求

6.2.2 DPSK调制原理及信号特征

6.2.3 DPSK信号传输模型及仿真

6.3 平方环性能参数设计

6.4 平方环的Verilog HDL设计

6.4.1 顶层文件设计

6.4.2 带通滤波器设计

6.4.3 其他模块的Verilog HDL设计

6.5 FPGA实现后的仿真测试

6.5.1 单载波信号的仿真测试

6.5.2 调幅信号的仿真测试

6.5.3 DPSK信号的仿真测试

6.6 平方环的板载测试

6.6.1 硬件接口电路

6.6.2 板载测试程序

6.6.3 板载测试验证

6.7 小结

第7章 Costas环载波同步的FPGA实现

7.1 Costas环工作原理

7.2 Costas环性能参数设计

7.3 Costas环的Verilog HDL设计

7.3.1 低通滤波器的Verilog HDL设计

7.3.2 其他模块的Verilog HDL设计

7.3.3 顶层模块的Verilog HDL设计

7.4 FPGA实现后的仿真测试

7.4.1 单载波信号的仿真测试

7.4.2 DPSK信号的仿真测试

7.5 同相支路的判断及码型变换

7.5.1 判断同相支路

7.5.2 码型变换

7.6 Costas环的板载测试

7.6.1 硬件接口电路

7.6.2 板载测试程序

7.6.3 板载测试验证

7.7 小结

第8章 锁相法位同步技术的FPGA实现

8.1 锁相法位同步技术原理

8.1.1 位同步技术概念及分类

8.1.2 数字锁相环位同步技术

8.2 微分型位同步环的FPGA实现

8.2.1 微分型位同步环的工作原理

8.2.2 顶层模块的Verilog HDL实现

8.2.3 双相时钟模块的Verilog HDL实现

8.2.4 微分鉴相模块的Verilog HDL实现

8.2.5 单稳触发器模块的Verilog HDL实现

8.2.6 控制及分频模块的Verilog HDL实现

8.2.7 位同步形成及移相模块的Verilog HDL实现

8.2.8 FPGA仿真测试

8.2.9 微分型位同步环的板载测试

8.3 积分型位同步环的FPGA实现

8.3.1 积分型位同步环的工作原理

8.3.2 顶层模块的Verilog HDL实现

8.3.3 积分模块的Verilog HDL实现

8.3.4 鉴相模块的Verilog HDL实现

8.3.5 FPGA仿真测试

8.4 改进位同步技术的FPGA实现

8.4.1 正交支路积分输出门限判决法

8.4.2 数字滤波器法

8.4.3 随机徘徊滤波器的Verilog HDL实现

8.4.4 随机徘徊滤波器的仿真测试

8.5 小结

第9章 内插法位同步技术的FPGA实现

9.1 内插法位同步技术原理

9.1.1 内插法实现框图

9.1.2 内插器原理及结构

9.1.3 Gardner误差检测算法

9.1.4 环路滤波器与DDS

9.2 内插法位同步技术的MATLAB仿真

9.2.1 设计环路滤波器系数

9.2.2 分析内插法位同步技术MATLAB仿真程序

9.2.3 简化后的内插法位同步技术仿真

9.3 内插法位同步技术的FPGA实现

9.3.1 顶层模块的Verilog HDL设计

9.3.2 内插器模块的Verilog HDL设计

9.3.3 定时误差检测及环路滤波模块的Verilog HDL设计

9.3.4 DDS及分数间隔产生模块的Verilog HDL设计

9.3.5 FPGA实现后的仿真测试

9.4 内插法位同步环的板载测试

9.4.1 硬件接口电路

9.4.2 板载测试程序

9.4.3 板载测试验证

9.5 小结

第10章 帧同步技术的FPGA实现

10.1 帧同步码组及其检测原理

10.1.1 帧同步码组的选择

10.1.2 间隔式插入法的检测原理

10.1.3 连贯式插入法的检测原理

10.1.4 帧同步的几种状态

10.2 连贯式插入法帧同步的FPGA实现

10.2.1 实例要求及总体模块设计

10.2.2 汉明距离测量模块的Verilog HDL设计及仿真

10.2.3 搜索模块的Verilog HDL设计及仿真

10.2.4 校核模块的Verilog HDL设计及仿真

10.2.5 同步模块的Verilog HDL设计及仿真

10.3 帧同步系统的全状态仿真测试

10.3.1 编写测试激励文件

10.3.2 仿真波形分析

10.4 帧同步电路的板载测试

10.4.1 硬件接口电路

10.4.2 板载测试程序

10.4.3 板载测试验证

10.5 小结

参考文献