近年来，国产CPU的研发取得长足步，性能快速逼近国际一流水平，产业生态蓬勃发展。然而，系统讲解现代CPU设计并融一线实践经验的高质量学习资源仍十分稀缺。大量学习者在掌握体系结构理论或完成基础设计实验后，仍面临从原理到工程实现的“最后一公里”屏障——缺乏关于现代CPU设计方法、关键技术与性能评估体系的系统性实践指导。 本书由龙芯团队基于20余年自主CPU研制经验撰写，以工程化实践为主视角，系统贯通现代CPU设计的关键技术，从设计方法学到具体实现，从单核流水线到多核一致性，提供一条从门到阶的清晰技术路径。书中融龙芯LA464处理器核、龙芯3号处理器等真实案例，能够帮助读者快速通理论到实践的认知屏障。
售 价：¥
纸质售价：¥71.30购买纸书
6.7
温馨提示：数字商品不支持退换货，不提供源文件，不支持导出打印
为你推荐
PREFACE 前言
CHAPTER 1 第1章 引言
1.1 计算机系统结构基础
1.1.1 计算机的基本组成
1.1.2 计算机系统的工作过程
1.2 衡量计算机的指标
1.2.1 计算机的性能
1.2.2 计算机的价格
1.2.3 计算机的功耗
1.3 计算机系统结构的发展
1.3.1 摩尔定律和工艺的发展
1.3.2 计算机应用和体系结构
1.3.3 计算机系统结构发展面临的障碍
1.4 计算机系统结构设计的基本原则
1.4.1 平衡性
1.4.2 局部性
1.4.3 并行性
1.4.4 虚拟化
1.5 本章小结
CHAPTER 2 第2章 指令系统结构
2.1 指令系统结构的发展历程
2.1.1 影响指令系统结构发展的因素
2.1.2 主要指令系统结构的类型
2.2 基础指令系统的用户态子集
2.2.1 指令的基本组成
2.2.2 RISC指令系统示例
2.3 基础指令系统的核心态子集
2.3.1 特权等级
2.3.2 异常与中断
2.3.3 存储管理
2.3.4 控制状态寄存器
2.4 SIMD指令扩展
2.4.1 SIMD指令发展简史
2.4.2 SIMD指令经典技术
2.4.3 SIMD指令技术演进
2.5 虚拟化扩展
2.5.1 CPU虚拟化
2.5.2 内存虚拟化
2.5.3 I/O虚拟化
2.6 本章小结
CHAPTER 3 第3章 处理器流水线设计概述
3.1 静态调度流水线
3.1.1 经典五级流水线
3.1.2 指令间相关和流水线冲突
3.1.3 流水线中的异常处理
3.1.4 超流水和超标量
3.1.5 静态指令调度
3.2 动态调度流水线
3.2.1 动态调度流水线基础设计
3.2.2 Tomasulo算法实现案例
3.2.3 基于重命名缓存的寄存器重命名
3.2.4 基于统一物理寄存器堆的寄存器重命名
3.2.5 超标量动态调度流水线
3.3 真实设计案例：龙芯LA464处理器核
3.3.1 取指部件
3.3.2 指令分配与提交部件
3.3.3 定点部件与向量部件
3.3.4 访存部件
3.3.5 缓存失效队列
3.4 本章小结
CHAPTER 4 第4章 处理器前端
4.1 前端性能影响
4.2 前端整体结构
4.2.1 耦合式前端
4.2.2 解耦式前端
4.2.3 分支预测流水线
4.3 条件分支预测器
4.3.1 静态分支预测
4.3.2 饱和计数器
4.3.3 Bimodal分支预测器
4.3.4 分支历史
4.3.5 简单全局历史预测器
4.3.6 组合分支预测器
4.3.7 YAGS分支预测器
4.3.8 神经网络预测器
4.3.9 TAGE分支预测器
4.3.10 Loop预测器
4.3.11 SC预测器
4.3.12 BATAGE分支预测器
4.3.13 带宽优化技术
4.4 间接分支预测器
4.4.1 类GShare间接分支预测器
4.4.2 SNIP
4.4.3 ITTAGE预测器
4.5 RAS
4.5.1 简单RAS
4.5.2 SCRAS
4.5.3 CTRAS
4.5.4 DSRAP
4.5.5 SARAS
4.5.6 后备预测
4.5.7 HRAS
4.6 BTB
4.6.1 分支预测的对象
4.6.2 相联结构
4.6.3 区域BTB
4.6.4 多分支预测
4.6.5 存储压缩
4.7 本章小结
CHAPTER 5 第5章 处理器后端
5.1 寄存器重命名设计
5.1.1 基于ROB或重命名缓存的重命名实现方案
5.1.2 基于统一物理寄存器堆的重命名实现方案
5.2 保留站设计
5.2.1 保留站项
5.2.2 保留站和寄存器的关系
5.2.3 保留站的组织方式
5.2.4 指令发射执行过程
5.2.5 指令挑选
5.2.6 指令唤醒
5.2.7 指令分配
5.3 后端执行阶段处理
5.3.1 常见功能部件
5.3.2 前递数据网络
5.3.3 执行资源分簇
5.3.4 访存指令执行处理
5.4 本章小结
CHAPTER 6 第6章 存储子系统
6.1 Cache设计概述
6.1.1 Cache的映射与组织方式
6.1.2 组相联Cache的访问方式
6.1.3 Cache的写入
6.1.4 Cache的替换
6.1.5 非阻塞Cache设计
6.1.6 支持超标量取指的指令Cache
6.1.7 支持超标量访存的数据Cache
6.2 TLB设计概述
6.2.1 TLB结构
6.2.2 TLB缺失处理
6.2.3 软硬协同维护TLB
6.3 TLB和一级Cache的协同关系
6.4 Cache替换策略
6.4.1 无前生命期历史的替换策略
6.4.2 含前生命期历史的替换策略
6.5 Cache预取
6.5.1 指令预取
6.5.2 数据预取
6.6 本章小结
CHAPTER 7 第7章 多核处理器
7.1 并行编程模型与多处理器系统
7.1.1 程序的并行行为
7.1.2 共享存储编程模型
7.1.3 消息传递编程模型
7.1.4 共享存储与消息传递多处理器系统
7.1.5 常见共享存储系统
7.2 存储一致性
7.2.1 共享存储系统的指令相关
7.2.2 共享存储系统的访存事件次序
7.2.3 存储一致性模型
7.3 多核处理器的片上Cache
7.3.1 片上Cache结构
7.3.2 Cache一致性协议的分类
7.3.3 Cache一致性协议的实现
7.4 本章小结
CHAPTER 8 第8章 片上互连系统设计概述
8.1 交互机制
8.1.1 单向控制
8.1.2 握手机制
8.1.3 流控机制
8.2 多通道传输
8.2.1 多实通道
8.2.2 多虚通道
8.3 互连结构
8.3.1 总线型互连结构
8.3.2 交叉开关型互连结构
8.3.3 片上网络型互连结构
8.4 真实案例设计：龙芯3号处理器
8.4.1 龙芯3号处理器的基本结构
8.4.2 龙芯3A5000处理器的互连结构
8.5 本章小结
CHAPTER 9 第9章 处理器性能量化分析评估
9.1 处理器性能评估指标
9.1.1 常用处理器性能评估指标
9.1.2 并行计算机系统的常用性能评估指标
9.2 性能测试程序集
9.2.1 微测试程序集
9.2.2 基准测试程序集
9.2.3 测试程序集评估时间优化
9.3 性能评估方法
9.3.1 基于分析和预测的性能建模
9.3.2 基于模拟的性能建模
9.3.3 硬件性能测量
9.4 本章小结
参考文献
买过这本书的人还买过
读了这本书的人还在读
同类图书排行榜
购物车
个人中心
