计算电路原理与架构电子书

PREFACE 推荐序

PREFACE 前言

目录

CHAPTER 1 第1章 计算电路概要

1.1 计算机器

1.2 MOS器件基础

1.2.1 MOS管

1.2.2 CMOS逻辑门

1.3 电路设计基础

1.4 总结和展望

思考题

CHAPTER 2 第2章 数的系统

2.1 数的表示

2.1.1 数的基

2.1.2 基数转换

2.1.3 数的编码

2.2 冗余数系统

2.2.1 冗余数基础

2.2.2 冗余数编码

2.2.3 数集的转换

2.3 剩余数系统

2.3.1 算术基础

2.3.2 剩余数电路

2.4 概率数系统

2.4.1 概率数

2.4.2 概率计算电路

2.5 定点数与浮点数

2.6 基本数学概念

思考题

CHAPTER 3 第3章 算术电路基础

3.1 组合逻辑电路

3.1.1 逻辑门基础

3.1.2 组合逻辑变换

3.1.3 基本逻辑电路

3.1.4 其他逻辑电路

3.2 加减法电路

3.2.1 半加器

3.2.2 全加器

3.2.3 减法器

3.2.4 递加递减电路

3.3 基础加法器

3.3.1 行波进位加法器

3.3.2 曼彻斯特加法器

3.3.3 位串行加法器

思考题

CHAPTER 4 第4章 高速加法器

4.1 进位传播加法器

4.1.1 超前进位加法器

4.1.2 条件求和加法器

4.1.3 进位选择加法器

4.1.4 进位旁路加法器

4.2 并行前缀加法器

4.2.1 前缀加法

4.2.2 常见的并行前缀加法器

4.3 多操作数加法器

4.3.1 无进位加法

4.3.2 进位保留加法器

4.3.3 华莱士树

4.3.4 其他多输入数加法器

4.4 冗余数加法

4.4.1 冗余数

4.4.2 冗余数运算

4.4.3 混合基-2加减法

思考题

CHAPTER 5 第5章 乘法计算与电路

5.1 求和移位乘法

5.1.1 求和移位

5.1.2 求和移位乘法器

5.2 再编码乘法

5.2.1 BOOTH算法

5.2.2 再编码算法

5.2.3 高基BOOTH乘法

5.3 阵列乘法器

5.3.1 无符号阵列乘法

5.3.2 补码阵列乘法

5.3.3 Baugh-Wooley乘法器

5.3.4 BOOTH阵列乘法

5.4 其他乘法器

5.4.1 平方乘法器

5.4.2 大位宽整数乘法

5.4.3 截位乘法器

思考题

CHAPTER 6 第6章 除法计算电路

6.1 基本除法

6.1.1 恢复除法

6.1.2 不恢复除法

6.2 SRT除法

6.2.1 SRT除法基础

6.2.2 边界及连续条件

6.2.3 进位保留除法

6.2.4 高基数除法

6.3 阵列结构

6.3.1 带恢复阵列除法

6.3.2 不恢复阵列除法

6.3.3 SRT阵列除法

6.4 收敛逼近法

6.4.1 Goldschmidt除法

6.4.2 牛顿-拉夫逊除法

6.5 除法器的分类

思考题

CHAPTER 7 第7章 数字信号处理

7.1 基本概念

7.1.1 图的表示

7.1.2 树和割集

7.1.3 路径参数

7.1.4 数字滤波器

7.2 流水线与并行处理

7.2.1 流水线

7.2.2 并行处理

7.3 重定时

7.3.1 重定时基础

7.3.2 割集重定时

7.3.3 降速重定时

7.4 脉动阵列

7.4.1 脉动阵列基础

7.4.2 脉动阵列的设计

7.4.3 二维脉动阵列

7.5 乘累加计算

7.5.1 卷积计算

7.5.2 分布式计算

7.5.3 位串行乘法

思考题

CHAPTER 8 第8章 有限域运算

8.1 有限域基础

8.1.1 基本概念

8.1.2 有限域多项式运算

8.2 多项式运算电路

8.2.1 加法电路

8.2.2 乘法电路

8.2.3 GF（2n）乘法

8.3 密码芯片电路的设计

CHAPTER 9 第9章 概率及混合概率计算

9.1 概率计算概述

9.1.1 概率计算的起源

9.1.2 概率计算电路的实现

9.2 传统概率计算优化

9.2.1 算术运算优化

9.2.2 编码优化

9.3 混合概率计算及电路

9.3.1 混合概率计算简介

9.3.2 混合概率运算单元

9.3.3 混合概率计算的噪声容错

9.4 混合概率计算的实现

9.4.1 不同数系的计算

9.4.2 复杂函数的计算方法

9.4.3 带噪图像的处理

9.4.4 混合概率计算神经网络加速器

CHAPTER 10 第10章 片上系统

10.1 SoC简介

10.1.1 SoC的架构

10.1.2 软硬件协同设计

10.1.3 芯片系统的开发

10.2 SoC片上总线

10.2.1 Wishbone总线

10.2.2 AMBA总线

10.2.3 TileLink总线

10.3 SoC指令的编译执行

10.3.1 SoC的计算过程

10.3.2 系统编译过程

10.3.3 系统机器码生成

10.4 RISC-V核单元

10.4.1 RISC-V核简介

10.4.2 RISC-V指令集

10.5 SoC的验证测试

10.5.1 SoC模块仿真

10.5.2 RISC-V系统验证

10.5.3 SoC芯片测试

参考文献