万本电子书0元读

万本电子书0元读

顶部广告

Intel FPGA CPLD设计(高级篇)电子书

Intel公司审校,Intel资-深FAE倾力造,权-威的Intel器件类图书 Intel公司推荐FPGA/CPLD培训教材 深讨论Intel FPGA/CPLD设计和优化技巧 扫码下载所有实例的完整工程、源代码和使用说明文件

售       价:¥

纸质售价:¥46.60购买纸书

45人正在读 | 0人评论 6.6

作       者:王江宏,蔡海宁,颜远,王诚,吴继华

出  版  社:人民邮电出版社有限公司

出版时间:2017-09-01

字       数:18.8万

所属分类: 科技 > 计算机/网络 > 硬件

温馨提示:此类商品不支持退换货,不支持下载打印

为你推荐

  • 读书简介
  • 目录
  • 累计评论(0条)
  • 读书简介
  • 目录
  • 累计评论(0条)
本书作者凭借多年工作经验,深地讨论了Intel FPGA/CPLD的设计和优化技巧。在讨论FPGA/CPLD设计指导原则的基础上,介绍了Intel FPGA器件的高-级应用;引-领读者学习逻辑锁定设计工具,详细讨论了时序约束与静态时序分析的方法;针对市场应用需求,分别介绍了SoC FPGA和OpenCL系统应用技术;结合实例讨论如何行设计优化,介绍了Intel的可编程器件的高-级设计工具与系统级设计技巧。 本书所有实例的完整工程、源代码和使用说明文件,都以云存储的方式存放在云端,读者可以通过扫描二维码的方式行下载。 本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材,也可作为硬件工程师和IC工程师的实用工具书。 本书作者凭借多年工作经验,深地讨论了Intel FPGA/CPLD的设计和优化技巧。在讨论FPGA/CPLD设计指导原则的基础上,介绍了Intel FPGA器件的高-级应用;引-领读者学习逻辑锁定设计工具,详细讨论了时序约束与静态时序分析的方法;针对市场应用需求,分别介绍了SoC FPGA和OpenCL系统应用技术;结合实例讨论如何行设计优化,介绍了Intel的可编程器件的高-级设计工具与系统级设计技巧。 本书所有实例的完整工程、源代码和使用说明文件,都以云存储的方式存放在云端,读者可以通过扫描二维码的方式行下载。 本书可作为高等院校通信工程、电子工程、计算机、微电子与半导体等专业的教材,也可作为硬件工程师和IC工程师的实用工具书。
【推荐语】
Intel公司审校,Intel资-深FAE倾力造,权-威的Intel器件类图书 Intel公司推荐FPGA/CPLD培训教材 深讨论Intel FPGA/CPLD设计和优化技巧 扫码下载所有实例的完整工程、源代码和使用说明文件
【作者】
王诚:西安电子科技大学/通信与电子信息系统/硕士 高-级工程师 Lattice公司中国区总经理,工作经验丰富研究领域:扩频通信、CDMA通信、3G基带设计、FPGA/数字ASIC设计、优化、验证取得成果:两项WCDMA实现技术专利发明人,在一级期刊上发表多篇CDMA技术论文,发表数篇国内外FPGA/ASIC设计技术研讨会论文,编写图书《FPGA/CPLD设计工具──Xilinx ISE 使用详解》、《Altera FPGA/CPLD设计(基础篇)》、《Altera FPGA/CPLD设计(高-级篇)》 王江宏 西北工业大学 通信与信息系统专业 硕士研究生 毕业后先后加中兴通讯 上海贝尔 Altera Intel工作 主要从事无线通信设备技术研发, FPGA+ARM技术支持。
目录展开

内容提要

关于本书

第1章 可编程逻辑设计指导原则

1.1 可编程逻辑基本设计原则

1.2 可编程逻辑常用设计思想与技巧

1.3 Altera推荐的Coding Style

1.4 小结

1.5 问题与思考

第2章 Altera器件高级特性与应用

2.1 时钟管理

2.2 Arria10硬浮点数字信号处理模块

2.3 片外高速存储器

2.4 Hybrid Memory Cube

2.5 Altera JESD204B Megacore

2.6 高速串行收发器

2.7 小结

2.8 问题与思考

第3章 SoC FPGA嵌入式设计基础

3.1 SoC FPGA简介

3.2 基于ARM Coretex A9 MPCore的硬件处理系统

3.3 Qsys系统集成工具

3.4 SoC嵌入式设计套装(Embedded Design Suite)

3.5 小结

3.6 问题与思考

第4章 时序约束与时序分析

4.1 时序约束与时序分析基础

4.2 设置时序约束的常用方法

4.3 高级时序分析

4.4 最小化时序分析

4.5 使用Tcl工具进行高级时序分析

4.6 TimeQuest简介

4.7 小结

4.8 问题与思考

第5章 设计优化

5.1 解读设计

5.2 设计优化的基本流程和首次编译

5.3 资源利用优化

5.4 I/O时序优化

5.5 最高时钟频率优化

5.6 使用DSE工具优化设计

5.7 如何减少编译时间

5.8 设计优化实例

5.9 小结

5.10 问题与思考

第6章 Altera OpenCL开发套件和其他高级工具

6.1 命令行与Tcl脚本

6.2 DSP Builder工具

6.3 Altera OpenCL软件开发套件

6.4 小结

6.5 问题与思考

第7章 FPGA系统级设计技术

7.1 信号完整性及常用I/O电平标准

7.2 电源完整性设计

7.3 功耗分析和热设计

7.4 SERDES与高速系统设计

7.5 小结

7.6 问题与思考

累计评论(0条) 0个书友正在讨论这本书 发表评论

发表评论

发表评论,分享你的想法吧!

买过这本书的人还买过

读了这本书的人还在读

回顶部