Mentor Graphics高速电路板设计：基于Expedition Enterprise电子书

扉页

版权页

前言

目录

第1章 高速电路板设计

1.1 PCB历史发展回顾

1.2 PCB设计技术发展

第2章 Expedition Enterprise设计流程

2.1 Mentor Graphics公司

2.2 Expedition Enterprise协同设计平台

2.3 Expedition Enterprise高速PCB设计流程

第3章 中心库管理

3.1 中心库的基本概念

3.2 中心库结构

3.3 中心库管理工具Library Manager设计环境

3.4 创建中心库

3.5 创建焊盘库

3.6 创建封装库

3.7 创建符号库

3.8 创建器件库

第4章 原理图创建与编辑

4.1 DxDesigner设计环境

4.2 原理图工程环境设置

4.3 创建原理图工程

4.4 添加原理图图框

4.5 放置与编辑元器件

4.6 添加与编辑网络/总线

4.7 添加与编辑图形/文字

第5章 层次化以及派生设计

5.1 层次化设计

5.2 原理图设计复用

5.3 派生设计

第6章 设计项目检查和打包

6.1 原理图设计检查与校验

6.2 原理图设计打包

6.3 产生BOM表

6.4 输出PDF原理图

第7章 PCB设计环境

7.1 Expedition PCB设计环境

7.2 Expedition PCB功能操作

7.3 创建PCB工程

7.4 Expedition PCB显示与控制

7.5 Setup Parameters参数设置

7.6 Editor Control编辑控制

第8章 创建电路板

8.1 创建PCB板框

8.2 绘图模式基本操作

8.3 绘制布线边框

8.4 放置安装孔

8.5 设置原点

8.6 设置禁布区

第9章 PCB布局

9.1 高速PCB布局

9.2 交互式布局

9.3 布局调整

9.4 元器件分组

9.5 布局优化

9.6 自动交换

9.7 放置结构件与图框

第10章 PCB布线

10.1 高速PCB布线

10.2 布线设置

10.3 手动布线

10.4 半自动布线

10.5 自动布线

10.6 布线调整

10.7 间距测量

第11章 平面及敷铜

11.1 电源、地平面处理方法

11.2 敷铜参数设置

11.3 添加敷铜

11.4 编辑敷铜

11.5 敷铜禁布区

11.6 定义Plane No Connect Area

11.7 定义Routed Pins

11.8 产生负片敷铜数据

11.9 删除敷铜数据

第12章 约束规则设定

12.1 CES介绍

12.2 CES环境介绍

12.3 CES主要功能菜单

12.4 CES约束设置

12.5 常用约束规则

第13章 设计规则检查

13.1 设计规则检查流程

13.2 DRC检查Batch DRC

13.3 查看DRC结果

13.4 设计库一致性检查

13.5 设计状态报告

第14章 可制造性与可测试性设计

14.1 可制造性与可测试性设计

14.2 可加工性设计DFF

14.3 可测试性设计DFT

14.4 测试探针设置

第15章 尺寸标注

15.1 参数设置

15.2 尺寸标注

第16章 生产数据文件

16.1 生产数据文件处理流程

16.2 产生丝印层信息

16.3 产生钻孔数据及钻孔表

16.4 产生光绘文件

16.5 产生DXF文件

16.6 产生ODB++文件

16.7 生产数据文件验证比较

附录A RF射频电路设计指南

A.1 RF 混合电路设计

A.2 EE Flow中的RF设计流程

A.3 RF原理图设计

A.4 原理图与电路板图RF参数的相互传递

A.5 RF版图设计

A.6 和RF仿真工具连接并传递数据

附录B 多人协同设计指南

B.1 原理图多人协同设计

B.2 PCB多人协同设计

附录C DxDataBook应用指南

C.1 DxDataBook介绍

C.2 配置DxDataBook环境

C.3 DxDataBook在DxDesigner中的使用

C.4 元器件属性的校验和更新

参考文献