计算机组成原理与接口技术——基于MIPS架构实验教程(第2版)电子书

封面页

书名页

版权页

作者简介

内容简介

前言　PREFACE

第1篇　MIPS汇编程序设计

第1章　QtSpim汇编程序开发环境

1.1　QtSpim简介

1.2　QtSpim菜单栏简介

1.2.1　File菜单

1.2.2　Simulator菜单

1.2.3　其余菜单

1.3　QtSpim汇编、调试程序示例

1.3.1　QtSpim用户程序入口

1.3.2　QtSpim汇编查错

1.3.3　QtSpim查看程序存储映像

1.3.4　QtSpim调试查错

第2章　MARS汇编程序开发环境

2.1　MARS界面简介

2.2　MARS菜单栏简介

2.2.1　File菜单

2.2.2　Run菜单

2.2.3　Settings菜单

2.3　MARS汇编、调试程序

2.3.1　汇编语言源程序编辑

2.3.2　汇编器

2.3.3　查看程序存储映像

2.3.4　运行程序

第3章　MIPS汇编语言

3.1　MIPS汇编程序结构

3.2　系统功能调用

3.3　伪指令

3.4　常用宏汇编指令

第4章　MIPS汇编语言程序示例

4.1　常用C语句汇编指令实现示例

4.1.1　if语句

4.1.2　while语句

4.1.3　for语句

4.1.4　switch语句

4.2　子程序设计示例

4.2.1　子程序结构

4.2.2　递归子程序设计

4.3　MIPS汇编语言程序设计实验任务

4.4　思考题

第2篇　基于FPGA的原型计算机系统设计

第5章　Vivado开发工具简介

5.1　FPGA设计流程简介

5.2　EDA工具Vivado简介

第6章　单周期类MIPS微处理器实验

6.1　简单指令集MIPS微处理器设计

6.1.1　MIPS微处理器数据通路

6.1.2　MIPS微处理器控制器

6.2　简单指令集MIPS微处理器各模块实现方案

6.2.1　存储器

6.2.2　寄存器文件

6.2.3　运算电路

6.2.4　多路复用器

6.2.5　位宽扩展

6.2.6　控制器

6.3　MIPS微处理器实验实现过程示例

6.3.1　实验环境

6.3.2　创建工程

6.3.3　基于IP核新建存储器模块

6.3.4　Verilog语言描述其余模块

6.3.5　模块功能仿真

6.3.6　顶层模块

6.3.7　RTL分析

6.3.8　引脚约束

6.3.9　整体仿真

6.3.10　MIPS微处理器综合

6.3.11　debug IP核插入

6.3.12　MIPS微处理器实现

6.3.13　下载编程及测试

6.4　实验任务

6.5　思考题

第7章　存储器映像IO接口设计

7.1　存储器映像IO接口原理

7.2　存储器映像IO接口实现方案

7.3　实验示例

7.3.1　实验设备简介

7.3.2　新建项目并添加原有代码

7.3.3　新建IO接口模块Verilog代码

7.3.4　IO接口模块仿真

7.3.5　IO接口模块集成

7.3.6　汇编源程序示例

7.3.7　输入／输出设备引脚约束

7.3.8　下载编程测试

7.4　实验任务

7.5　思考题

第8章　VGA接口设计

8.1　VGA接口显示原理

8.1.1　VGA接口时序

8.1.2　VGA显示控制器

8.2　VGA控制器实现

8.2.1　显示存储器

8.2.2　计数器

8.2.3　控制逻辑

8.2.4　显示存储器地址产生

8.2.5　视频数据复用器

8.2.6　像素时钟产生

8.3　实验示例

8.3.1　实验要求

8.3.2　实验板VGA接口简介

8.3.3　创建工程并添加已有设计代码

8.3.4　显示存储器模块

8.3.5　计数器模块

8.3.6　控制逻辑模块

8.3.7　显示存储器地址产生模块

8.3.8　VGA控制器模块

8.3.9　像素时钟产生模块

8.3.10　修改IO接口模块

8.3.11　顶层模块集成

8.3.12　汇编控制程序

8.3.13　整体功能仿真

8.3.14　下载编程测试

8.4　实验任务

8.5　思考题

第3篇　基于IP核的嵌入式计算机系统软硬件设计

第9章　MicroBlaze嵌入式系统平台

9.1　MicroBlaze软核微处理器

9.1.1　MicroBlaze基本结构

9.1.2　MicroBlaze中断系统

9.1.3　MicroBlaze总线结构

9.2　standalone操作系统

第10章　嵌入式最小系统建立流程

10.1　嵌入式最小系统硬件构成

10.2　最小系统硬件平台搭建

10.3　SDK Hello World程序设计

10.4　下载编程测试

10.5　实验任务

10.6　思考题

第11章　C语言数据类型

11.1　C语言常见数据类型

11.2　实验示例

11.2.1　C语言数据类型测试工程

11.2.2　C语言数据类型程序调试

11.3　实验任务

11.4　思考题

第12章　程序控制并行IO接口

12.1　并行输入／输出设备

12.2　GPIO IP核工作原理

12.3　并行接口电路原理框图

12.4　GPIO IP核配置

12.4.1　添加GPIO IP核

12.4.2　GPIO IP核属性配置

12.4.3　并行外设GPIO IP核配置示例

12.4.4　GPIO API函数简介

12.5　Xilinx C IO读写函数

12.6　实验示例

12.6.1　实验要求

12.6.2　电路原理框图

12.6.3　硬件平台搭建

12.6.4　接口软件开发

12.6.5　IO读写函数程序代码

12.6.6　API函数程序代码

12.6.7　实验现象

12.7　实验任务

12.8　思考题

第13章　中断方式并行接口

13.1　中断系统相关IP核

13.1.1　AXI INTC中断控制器

13.1.2　AXI Timer定时计数器

13.2　中断相关IP核配置

13.2.1　中断控制器配置

13.2.2　GPIO IP核中断配置

13.2.3　定时计数器配置

13.3　IP核API函数

13.3.1　中断控制器API函数

13.3.2　定时计数器API函数

13.4　中断程序设计

13.4.1　总中断服务程序

13.4.2　中断程序构成

13.5　实验示例

13.5.1　实验要求

13.5.2　硬件电路原理框图

13.5.3　硬件平台建立

13.5.4　软件设计

13.5.5　IO读写函数程序代码

13.5.6　API函数程序代码

13.5.7　实现现象

13.6　实验任务

13.7　思考题

第14章　并行存储器接口

14.1　并行RAM存储芯片

14.1.1　异步SRAM存储芯片

14.1.2　DDR2 SDRAM存储芯片

14.2　存储器接口IP核

14.2.1　AXI外部存储控制器EMC

14.2.2　存储器接口生成器IP核MIG

14.3　异步SRAM实验示例

14.3.1　实验要求

14.3.2　电路原理框图

14.3.3　硬件平台搭建

14.3.4　SRAM存储器读写测试软件

14.3.5　实验现象

14.3.6　任意指定存储单元读写程序设计

14.4　DDR2 SDRAM实验示例

14.4.1　实验要求

14.4.2　电路原理框图

14.4.3　硬件平台搭建

14.4.4　DDR2 SDRAM存储器读写测试软件

14.4.5　实验现象

14.4.6　任意指定存储单元读写程序设计

14.5　实验任务

14.6　思考题

第15章　串行接口

15.1　串行通信协议简介

15.1.1　UART串行通信协议

15.1.2　SPI串行通信协议

15.1.3　Quad SPI协议

15.2　串行通信接口IP核原理

15.2.1　Uartlite IP核

15.2.2　Quad SPI IP核

15.3　串行通信IP核配置

15.3.1　Uartlite IP核配置

15.3.2　Quad SPI IP核配置

15.4　SPI接口外设

15.4.1　DA模块

15.4.2　AD模块

15.5　IP核API函数

15.5.1　Uartlite API函数

15.5.2　Quad SPI API函数

15.6　实验示例

15.6.1　UART通信

15.6.2　SPI接口DA转换

15.6.3　SPI接口AD转换

15.7　实验任务

15.8　思考题

第16章　DMA技术

16.1　DMA控制器简介

16.1.1　CDMA IP核基本结构

16.1.2　CDMA IP核寄存器

16.1.3　CDMA IP核简单DMA传输流程

16.2　实验示例

16.2.1　实验要求

16.2.2　硬件电路原理框图

16.2.3　硬件平台

16.2.4　存储器到存储器DMA传输控制程序

16.2.5　存储器到IO接口数据传输控制程序

16.2.6　IO接口到存储器DMA数据传输控制程序

16.2.7　实验现象

16.3　实验任务

16.4　思考题

第17章　自定义AXI总线从设备接口IP核

17.1　AXI总线从设备IP核创建流程和代码框架

17.1.1　AXI总线从设备IP核创建流程

17.1.2　自定义IP核代码框架

17.2　自定义AXI总线简单并行IO接口IP核实验示例

17.2.1　实验要求

17.2.2　并行接口IP核设计

17.2.3　并行接口IP核测试嵌入式系统

17.3　自定义AXI总线UART串行接口IP核实验示例

17.3.1　实验要求

17.3.2　实验条件

17.3.3　UART串行接口IP核设计

17.3.4　UART IP核测试嵌入式系统

17.4　自定义AXI总线语音输入／输出接口IP核实验示例

17.4.1　实验要求

17.4.2　实验条件

17.4.3　PDM语音输入IP核设计

17.4.4　PWM语音输出IP核设计

17.4.5　语音输入／输出IP核测试嵌入式系统

17.5　实验任务

17.6　思考题

第18章　VGA显示接口

18.1　VGA接口控制器TFT IP核

18.1.1　工作原理

18.1.2　TFT IP核配置

18.1.3　TFT IP核API函数

18.2　VGA接口嵌入式系统

18.3　实验示例

18.3.1　实验要求

18.3.2　硬件平台搭建

18.3.3　IO读写函数输出图形程序示例

18.3.4　API函数输出字符程序示例

18.3.5　IO读写函数输出图像程序示例

18.3.6　实验现象

18.4　实验任务

18.5　思考题

第19章　传感器

19.1　温度传感器ADT7420

19.1.1　ADT7420结构

19.1.2　ADT7420寄存器

19.1.3　ADT7420写入数据时序

19.1.4　ADT7420读取数据时序

19.1.5　复位流程

19.1.6　INT和CT输出

19.2　加速度传感器ADXL362

19.2.1　ADXL362基本结构

19.2.2　ADXL362寄存器

19.2.3　ADXL362 SPI接口命令

19.2.4　配置流程

19.3　AXI IIC IP核

19.3.1　AXI IIC IP核基本结构

19.3.2　AXI IIC IP核寄存器

19.3.3　数据传输控制流程

19.4　XADC IP核

19.4.1　XADC IP核基本结构

19.4.2　XADC IP核寄存器

19.4.3　外部模拟信号输入电路

19.5　温度和加速度测量实验示例

19.5.1　实验要求

19.5.2　电路原理框图

19.5.3　硬件平台搭建

19.5.4　IO读写函数温度监测程序示例

19.5.5　IO读写函数加速度监测程序示例

19.5.6　实验现象

19.6　XADC 4路AD转换实验示例

19.6.1　实验要求

19.6.2　电路原理框图

19.6.3　硬件平台搭建

19.6.4　API函数XADC控制程序示例

19.6.5　实验现象

19.7　实验任务

19.8　思考题

附录

附录A　Nexys4 DDR实验板简介

A.1　Nexys4 DDR实验板整体布局

A.2　电源模块

A.3　FPGA编程模式

A.4　存储器

A.5　100/10Mbps以太网接口

A.6　USB转UART接口

A.7　USB HID host接口

A.8　VGA接口

A.9　基本IO接口

A.10　PMOD接口

A.11　Micro SD卡插槽

A.12　温度传感器

A.13　加速度传感器

A.14　数字语音输入

A.15　单声道数字语音输出

附录B　Nexys4 DDR实验板Vivado引脚约束文件

附录C　Nexys4实验板简介

C.1　Nexys4实验板整体布局

C.2　Nexys4存储器

附录D　Nexys4实验板Vivado引脚约束文件

附录E　Nexys4和Nexys4 DDR实验板描述文件安装

附录F　Nexys4 DDR实验板外设接口电路原理图

附录G　Nexys4实验板外设接口电路原理图

附录H　以太网接口Echo Server工程示例

H.1　搭建具有以太网的嵌入式系统硬件平台

H.2　TCP/IP Server例程

H.3　实验现象

附录I　实验报告要求

附录J　实验报告范例——MIPS汇编程序设计

附录CD