扩频技术及其实现电子书

扩频技术及其实现

扉页

版权面

内容简介

前言

目录

第1章 绪论

1.1 引言

1.2 扩频的理论基础

1.2.1 香农信道公式

1.2.2 最佳相关接收

1.3 扩频系统的分类

1.3.1 直接序列扩频系统（DS）

1.3.2 跳频系统（FH）

1.3.3 跳时系统（TH）

1.3.4 混合扩频

1.4 扩频系统的主要参数

1.4.1 处理增益

1.4.2 干扰容限

1.5 扩频系统的主要优点

思考与练习题

参考文献

第2章 伪随机序列

2.1 引言

2.2 伪噪声序列的相关函数

2.3 有限域的理论简介

2.4 m序列

2.4.1 m序列的定义

2.4.2 m序列的构造

2.4.3 m序列的性质

2.4.4 m序列的相关性

2.5 M序列

2.6 Gold序列

2.6.1 m序列优选对

2.6.2 Gold序列的产生方法

2.6.3 Gold序列的相关特性

2.6.4 平衡Gold码

2.6.5 平衡Gold码的产生

2.7 R-S码

2.7.1 R-S码的概念

2.7.2 R-S码的性质

2.7.3 R-S码的产生

2.8 复合码

2.8.1 乘积复合码

2.8.2 模2和复码

2.9 混沌序列

2.9.1 Logistic-Map的定义及所产生混沌的特性

2.9.2 Logistic-Map数字实现

2.9.3 数字混沌序列

思考与练习题

参考文献

第3章 直接序列扩频系统

3.1 扩频系统的基本调制方式

3.1.1 BPSK调制

3.1.2 QPSK和OQPSK调制

3.2 直扩系统的组成及工作原理

3.2.1 直扩系统的信息发送

3.2.2 直扩系统的信息接收

3.3 序列匹配滤波器解扩

3.4 信息的解调

3.4.1 平方环解调器

3.4.2 科思塔斯环解调器

3.5 直扩系统抗干扰性能分析

3.5.1 抗宽带阻塞噪声干扰的能力

3.5.2 抗窄带干扰和单频干扰的能力

3.5.3 抗正弦脉冲干扰的能力

3.5.4 抗多径干扰的能力

3.5.5 直扩系统中窄带干扰的删除方法

3.5.6 直扩系统中单频干扰的时域抵消

3.6 多进制正交扩频系统

思考与练习题

参考文献

第4章 跳频系统

4.1 2FSK调制方式

4.2 跳频系统的组成及工作原理

4.3 跳频系统的主要技术指标

4.3.1 跳频带宽

4.3.2 信道间隔

4.3.3 跳频频率数目

4.3.4 跳频处理增益

4.3.5 跳频速率

4.3.6 跳频周期

4.3.7 跳频序列周期

4.4 跳频信息的发送

4.5 频率合成器

4.5.1 直接式频率合成器

4.5.2 间接式频率合成器

4.5.3 直接数字式频率合成器

4.6 跳频序列设计

4.6.1 几个重要概念

4.6.2 跳频序列设计的理论限制

4.6.3 基于m序列构造最佳跳频序列族

4.6.4 宽间隔跳频序列族的构造

4.7 跳频信号的解跳与解调

4.7.1 跳频信号的解跳

4.7.2 非相干跳频解调器

4.8 跳频系统抗干扰性能分析

4.8.1 几种常见调制方式的误码性能

4.8.2 抗宽带噪声干扰性能分析

4.8.3 抗部分频带噪声干扰性能分析

4.8.4 抗多频连续波干扰性能分析

4.8.5 抗跟踪干扰性能分析

思考与练习题

参考文献

第5章 扩频码序列的捕获

5.1 引言

5.2 未知相位的捕获方式

5.2.1 串行捕获法

5.2.2 并行捕获法

5.2.3 串／并捕获法

5.3 匹配滤波器法

5.4 发射参考信号法

5.5 顺序估计快速捕获方法

5.6 捕获的判定

5.6.1 固定积分时间检测

5.6.2 多次驻留时间检测

5.6.3 序列检测

5.7 捕获性能的流图分析

5.7.1 串行捕获性能分析

5.7.2 串／并捕获性能分析

思考与练习题

参考文献

第6章 扩频码的跟踪

6.1 延迟锁定环基本原理

6.2 延迟锁定环

6.3 τ抖动环

6.4 双抖动超前-滞后非相干跟踪回路

6.5 跳频系统跟踪回路

思考与练习题

参考文献

第7章 扩频组网技术

7.1 CDMA通信网

7.1.1 分布式CDMA网

7.1.2 集中式CDMA终端

7.2 IS-95系统简介

7.2.1 沃尔什函数

7.2.2 前向链路

7.2.3 反向链路

7.3 跳频组网方式

7.3.1 同步正交组网

7.3.2 同步非正交组网

7.3.3 异步非正交组网

7.3.4 同步组网的时基同步

7.3.5 跳频组网的过程

思考与练习题

参考文献

第8章 扩频系统主要模块的设计实现

8.1 数据下变频

8.1.1 数字下变频器的工作原理

8.1.2 采用CORDIC算法实现DDC

8.2 数字Costas环的设计

8.2.1 数字Costas环的功能部件及参数设计

8.2.2 数字Costas环的VLSI结构

8.3 数字匹配滤波器的FPGA实现

8.3.1 过采样率和量化比特位数的选择

8.3.2 Slice中LUT实现的SRL16E的结构特点

8.3.3 数字匹配滤波器的实现

8.3.4 利用SRL16E结构提出的DMF优化实现方式

8.4 利用Stel-2000A的直扩系统设计

8.4.1 Stel-2000A

8.4.2 采用Stel-2000A的直扩系统设计

8.5 伪码测距

8.5.1 伪码测距的基本原理

8.5.2 利用复码进行测距

思考与练习题

参考文献

附录A 次数小于12的不可约多项式